現代數字電子技術及Verilog設計/21世紀高等學校規劃教材·電子信息 epub pdf mobi txt 電子書 下載 2024

現代數字電子技術及Verilog設計/21世紀高等學校規劃教材·電子信息 epub pdf mobi txt 電子書 下載 2024

現代數字電子技術及Verilog設計/21世紀高等學校規劃教材·電子信息 epub pdf mobi txt 電子書 下載 2024

內容簡介

　　《現代數字電子技術及Verilog設計/21世紀高等學校規劃教材·電子信息》利用現代EDA技術設計數字係統，從教學和實際應用的角度齣發，介紹數字電路基礎知識、數字電路的分析方法、設計方法，著重說明采用Verilog HDL實現方式。本書主要內容包括數字邏輯基礎、組閤電路、時序電路、脈衝産生與變換電路、數字集成電路、QuartusⅡ軟件簡介、Verilog基本語法、可編程邏輯器件、Verilog HDL數字設計實例等，並將Verilog HDL的介紹滲透於各個章節。
　　《現代數字電子技術及Verilog設計/21世紀高等學校規劃教材·電子信息》內容精練、結構嚴謹、實用性強，既可以作為高等院校通信與電子類專業本科生的教材，也可作為從事電子係統設計和開發的工程技術人員的應用參考書。

目錄

第1章數字邏輯基礎

1.1數字電路和數字係統

1.1.1數字信號

1.1.2數字電路

1.1.3數字係統

1.2數製和碼製

1.2.1數製

1.2.2數製轉換

1.2.3碼製

1.2.4二進製數運算

1.3邏輯代數

1.3.1邏輯運算

1.3.2邏輯函數

1.3.3邏輯代數的標準形式

1.4邏輯函數的化簡

1.4.1公式法化簡

1.4.2卡諾圖化簡

1.4.3具有無關項的邏輯函數及其化簡

1.5本章小結

1.6思考與練習

第2章QuartusⅡ軟件和Verilog語言

2.1Quartus Ⅱ軟件簡介

2.1.1Quartus Ⅱ原理圖編輯

2.1.2Verilog HDL語言編輯

2.1.3波形仿真

2.1.4引腳分配

2.1.5下載測試

2.2硬件描述語言Verilog

2.2.1Verilog基本結構

2.2.2Verilog語法知識

2.2.3運算符

2.2.4語句

2.3本章小結

2.4思考與練習

第3章組閤邏輯電路

3.1組閤邏輯電路概述

3.1.1組閤邏輯電路的分析

3.1.2組閤邏輯電路的設計

3.1.3Verilog HDL描述

3.2編碼器

3.2.1編碼器的定義與工作原理

3.2.2編碼器的應用

3.2.3Verilog HDL描述

3.3譯碼器

3.3.1譯碼器的工作原理

3.3.2二進製譯碼器的應用

3.3.3Verilog HDL描述

3.4數據選擇器

3.4.1數據選擇器的工作原理

3.4.2數據選擇器的應用

3.4.3Verilog HDL描述

3.5數據分配器

3.5.1數據分配器的工作原理

3.5.2Verilog HDL描述

3.6數值比較器

3.6.1數值比較器的工作原理

3.6.2Verilog HDL描述

3.7組閤邏輯電路的競爭和冒險

3.7.1産生競爭冒險的原因

3.7.2冒險的分類

3.7.3判彆冒險

3.7.4消去競爭冒險的方法

3.8本章小結

3.9思考與練習

第4章時序邏輯電路基本原理

4.1概述

4.1.1時序邏輯電路的結構特點

4.1.2時序邏輯電路的分類

4.2觸發器

4.2.1RS觸發器

4.2.2JK觸發器

4.2.3D觸發器

4.2.4T觸發器

4.2.5觸發器之間的轉換

4.2.6鎖存器

4.3時序邏輯電路的分析

4.3.1同步時序邏輯電路分析

4.3.2異步時序邏輯電路分析

4.4本章小結

4.5思考與練習

第5章時序邏輯電路設計

5.1概述

5.2同步時序邏輯電路的設計

5.2.1設計方法與步驟

5.2.2設計舉例

5.3異步時序邏輯電路的設計

5.3.1設計方法與步驟

5.3.2設計舉例

5.4Verilog HDL描述時序邏輯電路

5.4.1有限狀態機

5.4.2有限狀態機的Verilog HDL描述

5.4.3Verilog HDL時序電路設計

5.5本章小結

5.6思考與練習

第6章常用邏輯電路

6.1算術運算電路

6.1.1加法器

6.1.2減法器

6.1.3乘法器

6.2寄存器

6.2.1基本寄存器

6.2.2移位寄存器

6.2.3用Verilog HDL描述寄存器

6.3計數器

6.3.1同步計數器

6.3.2異步計數器

6.3.3任意進製計數器的實現

6.3.4用Verilog HDL描述計數器

6.4本章小結

6.5思考與練習

第7章脈衝信號的産生與整形

7.1單穩態觸發器

7.1.1門電路構成的單穩態觸發器

7.1.2集成單穩態觸發器

7.1.3單穩態觸發器的應用

7.2多諧振蕩器

7.2.1門電路組成的多諧振蕩器

7.2.2石英晶體多諧振蕩器

7.2.3多諧振蕩器的應用

7.3施密特觸發器

7.3.1門電路構成的施密特觸發器

7.3.2集成施密特觸發器

7.3.3施密特觸發器的應用

7.4555定時器

7.4.1555定時器的電路結構與功能

7.4.2用555定時器構成單穩態觸發電路

7.4.3用555定時器構成多諧振蕩器

7.4.4用555定時器構成施密特觸發器

7.5本章小結

7.6思考與練習

第8章可編程邏輯器件

8.1PLD器件概述

8.1.1PLD的發展曆程

8.1.2PLD的基本結構

8.2存儲器

8.2.1隨機存儲器

8.2.2隻讀存儲器

8.3低密度可編程邏輯器件

8.4高密度可編程邏輯器件

8.4.1復雜可編程邏輯器件CPLD

8.4.2現場可編程門陣列FPGA

8.4.3CPLD和FPGA特點比較

8.5本章小結

8.6思考與練習

第9章數字係統設計

9.1概述

9.2數字係統設計的方法和流程

9.2.1數字係統設計方法

9.2.2數字係統設計流程

9.3數字係統設計實例

9.3.1數字鍾

9.3.2數字頻率計

9.4本章小結

9.5思考與練習

附錄A集成邏輯門電路的內部結構簡介

A.1半導體器件的開關特性

A.1.1二極管的開關特性

A.1.2三極管的開關特性

A.1.3MOS管的開關特性

A.2分立元件門電路

A.2.1二極管與門

A.2.2二極管或門

A.2.3三極管非門

A.2.4二極管三極管組成的與非門

A.2.5二極管三極管或非門

A.3TTL集成門電路

A.3.1TTL與非門

A.3.2其他TTL集成門電路

A.4CMOS集成門電路

A.4.1CMOS反嚮器

A.4.2CMOS與非門

A.4.3CMOS或非門

A.5集成門電路的性能參數和使用

A.5.1數字集成電路的性能參數

A.5.2數字集成門電路的使用

附錄B常用數字集成電路的符號圖、命名方法及索引

B.1常用數字集成電路的符號圖

B.2數字集成電路的型號命名方法

B.3常用標準集成電路器件索引

參考文獻

前言/序言

　　《現代數字電子技術及Verilog設計》藉鑒瞭目前國外知名高校同類教材的選材和教學理念，將傳統手工數字電路的設計原理、硬件描述語言和電子設計自動化EDA設計相結閤，使學生能對由分立元件、中規模邏輯電路和可編程邏輯器件完成電路設計和實現方法進行分析和對比，從而更好地掌握現代數字電路設計。
　　本書在保證數字電路基礎知識的前提下，注重學生分析能力、實踐能力和創新能力的培養，既有實用性又有先進性。具有以下特點：
　　（1） 內容與實踐結閤。大幅減少邏輯門底層電路結構和脈衝電路的介紹，最大限度地降低對前期基礎知識的依賴，重點介紹數字電路的分析和設計方法，強調數字電路的實用性。
　　（2） 數字電路與Verilog HDL代碼結閤。書中以真值錶、波形圖等多種方式介紹瞭常用的數字電路，並用Verilog HDL程序設計，通過仿真後的波形圖與電路功能的相對應，注重對教學內容的理解。
　　（3） 理論與實驗結閤。在書中將數字電路設計配備相應的Verilog HDL程序設計，使初學者很輕鬆地掌握瞭Verilog HDL語句的設計規則，使學生能流暢地實現從學習傳統數字技術基礎知識嚮現代數字技術的過渡及大幅跨越。
　　（4） 基礎與係統結閤。在書中介紹Quartus Ⅱ軟件使用，使學生通過軟件進行基本電路設計，並學習分析問題、解決問題的方法。同時引入時序電路的有限狀態機Verilog HDL描述，並介紹瞭數字係統的設計方法，使學生盡早參與各種電子大賽，激發學生的創新意識，培養自主創新能力。
　　全書共分9章。第1章數字邏輯基礎，介紹瞭數字信號的錶達方法、邏輯代數的定理、公式、邏輯函數的化簡。第2章EDA軟件Quartus Ⅱ軟件使用和硬件描述語言Verilog HDL基本語法規則和常用語句。第3章組閤邏輯電路分析、設計及常用組閤電路邏輯器件。第4章觸發器和時序邏輯電路分析。第5章時序邏輯電路設計及有限狀態機的設計方法和要點。第6章介紹瞭算術運算、寄存器、計數器等常用數字電路。第7章脈衝産生與變換電路。第8章可編程邏輯器件，主要介紹可編程邏輯器件分類，以及各種PLD的結構與特點。通過介紹一些實例，由淺入深地介紹基本單元和常用的模塊以及設計技巧。第9章數字係統設計流程和Verilog HDL數字設計實例。
　　本書第1章和第3章由李冰編寫； 第4章至第7章由張海寜編寫； 第2章2。1節、第8章及附錄B由於明華編寫； 第2章2。2節、第9章及書中從第5章開始的所有Verilog HDL語言描述部分均由張春晶編寫； 附錄A由黃玉琴編寫。參加本書編寫的還有黃耀群、呂中誌、趙岩。
　　在本書的編寫過程中，黑龍江科技大學的邊莉老師、孫桂芝老師對書稿提齣瞭寶貴的建議和意見，學生鍾相燚在程序編寫過程中給予瞭很大幫助，在此錶示由衷的感謝！
　　由於編者水平有限，書中難免存在疏漏，敬請廣大讀者批評指正。
　　編者
　　2014年1月

現代數字電子技術及Verilog設計/21世紀高等學校規劃教材·電子信息 epub pdf mobi txt 電子書 下載 2024