高速系统设计――抖动、噪声与信号完整性 [Jitter, Noise and Signal Integrity at High-Speed] epub pdf mobi txt 电子书 下载 2024

高速系统设计――抖动、噪声与信号完整性 [Jitter, Noise and Signal Integrity at High-Speed] epub pdf mobi txt 电子书 下载 2024

高速系统设计――抖动、噪声与信号完整性 [Jitter, Noise and Signal Integrity at High-Speed] epub pdf mobi txt 电子书 下载 2024

内容简介

作者简介

李鹏博士（Dr. Mike Peng Li）曾是Wavecrest公司的技术总监，现为Altera公司的首席架构师/杰出工程师。李博士是抖动分离算法方面一位有声望的开拓者和抖动、噪声与信号完整性的标准制定的主要贡献者。他是PCI ExpreSs抖动标准化委员会的共同主席，是IEEE和IEC赞助的学术会议的技术委员会委员，包括国际测试会议（ITC）以及设计会议（DesignCon）。在涉及抖动、噪声和信号完整性相关的设计和测试领域，李博士经常出席会议做报告。

　　李玉山，西安电子科技大学教授，教育部“超高速电路设计与电磁兼容”重点实验室学术委员会副主任。主持完成1项国家863计划和4项国家自然科学基金项目；主持制定中国电子行业标准3部；获省部级奖励10项。在IEEE Trans.上发表长文12篇；正式出版教材/专著/译著12部。研究方向：高速电路设计与信号完整性分析，EDA技术及软件研发。

目录

第1章 绪论
1．1 抖动、噪声和通信系统基础
1．1．1 什么是抖动、噪声和信号完整性
1．1．2 抖动和噪声如何影响通信系统的性能
1．2 时序抖动、幅度噪声和信号完整性的根源
1．2．1 固有噪声和抖动
1．2．2 噪声转化为时序抖动
1．2．3 非固有噪声和抖动
1．3 抖动、噪声的统计信号描述
1．3．1 峰峰值和均方根RMS描述
1．3．2 抖动或噪声的概率密度函数及分量描述
1．4 抖动、噪声和BER的系统描述
1．4．1 参考基准选取的重要性
1．4．2 串行数据通信中的抖动传递函数
1．5 抖动、噪声、误码率和信号完整性研究述评
1．6 全书概要
参考文献
第2章 抖动、噪声及信号完整性的统计信号与线性理论
A部分： 概率、统计量和随机信号
2．1 随机变量及其概率分布
2．1．1 随机变量和概率
2．1．2 概率分布函数
2．2 统计估计
2．2．1 数学期望或均值
2．2．2 方差
2．2．3 矩
2．2．4 切比雪夫不等式
2．2．5 相关性
2．3 采样与估计
2．3．1 采样估计与收敛
2．3．2 中心极限定理
2．4 随机过程与谱分析
2．4．1 随机过程的PDF和CDF
2．4．2 随机过程的统计估计量
2．4．3 几种随机过程形式
2．4．4 信号功率和功率谱密度(PSD)
B部分： 线性系统理论
2．5 线性时不变系统
2．5．1 时域分析
2．5．2 频域分析
2．5．3 LTI系统的性质
2．6 LTI系统的统计估计量
2．6．1 均值
2．6．2 自相关函数
2．6．3 均方值
2．7 LTI系统的功率谱密度
2．7．1 输出的功率谱密度
2．7．2 输出自相关函数
2．8 小结
参考文献
第3章 抖动及噪声的根源、机理与数学模型
3．1 确定性抖动(DJ)
3．1．1 数据相关性抖动(DDJ)
3．1．2 周期性抖动(PJ)
3．1．3 有界不相关抖动BUJ
3．2 随机抖动
3．2．1 高斯抖动
3．2．2 高阶f-α抖动
3．3 总抖动PDF与功率谱密度
3．3．1 总抖动的PDF
3．3．2 总抖动的功率谱密度
3．4 小结
参考文献
第4章 抖动、噪声、误码率及相互关系
4．1 眼图和BER要点
4．2 总抖动PDF与各分量PDF的关系
4．2．1 总抖动的PDF
4．2．2 抖动PDF的卷积
4．2．3 眼图结构对应的抖动PDF
4．3 总噪声PDF与各分量PDF的关系
4．3．1 总幅度噪声的PDF
4．3．2 噪声PDF的卷积
4．3．3 眼图结构对应的噪声PDF
4．4 时序抖动和幅度噪声的联合PDF
4．4．1 通用二维PDF
4．4．2 二维高斯分布
4．5 BER与抖动/噪声的关系
4．5．1 时序抖动和BER
4．5．2 幅度噪声和BER
4．5．3 抖动和噪声共同作用下的BER
4．6 小结
参考文献
第5章 统计域抖动及噪声的分离与分析
5．1 抖动分离的原因和目的
5．1．1 实际抖动分析及测试中的直接观测量
5．1．2 表征、诊断和调试中的需求
5．1．3 统计域中抖动分离方法概述
5．2 基于PDF的抖动分离
5．2．1 针对PDF的尾部拟合法
5．2．2 通过反卷积确定DJ的PDF
5．3 基于BER CDF的抖动分离
5．3．1 针对BER CDF的尾部拟合法
5．3．2 “变换的” BER CDF的尾部拟合法
5．3．3 从BER CDF或 Q因子中估计DJ PDF
5．3．4 从BER CDF中估计总抖动TJ
5．4 直接型双狄拉克抖动分离法
5．4．1 总抖动PDF
5．4．2 总BER CDF
5．4．3 直接型 “双δ” DJ模型的精度
5．5 小结
参考文献
第6章 时域、频域抖动及噪声分离与分析
6．1 抖动的时域及频域表征
6．1．1 抖动的时域表示
6．1．2 抖动的频域表示
6．2 DDJ分离
6．2．1 基于抖动时间函数的分离法
6．2．2 基于傅里叶频谱或PSD的分离法
6．2．3 从DDJ中分离DCD和ISI
6．3 PJ，RJ及BUJ分离
6．3．1 基于傅里叶频谱
6．3．2 基于PSD
6．3．3 基于时域方差函数
6．4 脉宽拉缩
6．4．1 PWS的定义
6．4．2 PWS的平均和DDJ
6．4．3 PWS估计
6．5 时域、频域抖动分离法对比
6．6 小结
参考文献
第7章 时钟抖动
7．1 时钟抖动
7．1．1 时钟抖动的定义
7．1．2 时钟抖动的影响
7．2 几种抖动的定义和数学模型
7．2．1 相位抖动
7．2．2 周期抖动
7．2．3 周期间抖动
7．2．4 相互关系
7．3 时钟抖动与相位噪声
7．3．1 相位噪声
7．3．2 相位抖动到相位噪声的转换
7．3．3 相位噪声到相位抖动的转换
7．4 小结
参考文献
第8章 锁相环抖动及传递函数分析
8．1 锁相环简介
8．2 PLL时域及频域行为
8．2．1 时域建模与分析
8．2．2 频域建模与分析
8．3 PLL功能及参数分析
8．3．1 功能分析
8．3．2 参数分析
8．4 PLL抖动及噪声分析
8．4．1 相位抖动功率谱密度(PSD)
8．4．2 方差及PSD
8．5 二阶PLL分析
8．5．1 系统传递函数
8．5．2 特性参数
8．5．3 抖动及传递函数分析
8．6 三阶PLL分析
8．6．1 系统传递函数
8．6．2 特性参数
8．6．3 抖动和传递函数分析
8．7 与PLL传统分析方法的对比
8．8 小结
参考文献
第9章 高速链路抖动及信号完整性机理
9．1 链路系统的体系结构与部件
9．2 发送器
9．2．1 发送器子系统体系结构
9．2．2 性能的决定性因素
9．3 接收器
9．3．1 接收器子系统体系结构
9．3．2 接收器性能的决定性因素
9．4 信道或媒质
9．4．1 信道材料和特性
9．4．2 信道中的其他损耗
9．5 参考时钟
9．6 总链路抖动预算
9．7 小结
参考文献
第10章 高速链路抖动及信令完整性的建模与分析
10．1 线性时不变近似
10．2 发送器建模与分析
10．2．1 发送器数据位流
10．2．2 发送器均衡
10．2．3 发送器抖动相位调制
10．2．4 发送器噪声幅度调制
10．2．5 发送器损耗
10．2．6 发送器驱动器
10．3 信道建模与分析
10．3．1 信道线性时不变LTI建模
10．3．2 信道传递函数
10．3．3 通用信道模型
10．4 接收器建模与分析
10．4．1 接收器损耗
10．4．2 接收器时钟恢复
10．4．3 接收器均衡
10．4．4 接收器参考电压噪声的幅度调制表示
10．4．5 接收器驱动电压噪声的幅度调制表示
10．4．6 接收器驱动器
10．5 小结
参考文献
第11章 高速链路抖动及信令完整性的测试与分析
11．1 链路信令及其对测试的影响
11．1．1 标称链路信令测试的含义
11．1．2 高级链路信令测试
11．2 发送器输出测试
11．2．1 标称串行链路信令的发送器测试
11．2．2 高级串行链路信令的发送器测试
11．3 信道及信道输出测试
11．3．1 基于S参数的信道测试
11．3．2 带有参考发送器的信道测试
11．4 接收器测试
11．4．1 标称链路信令的接收器测试
11．4．2 高级链路信令的接收器测试
11．4．3 接收器内部抖动测试
11．5 参考时钟测试
11．6 锁相环测试
11．6．1 无激励的测试方法
11．6．2 基于激励的测试方法
11．7 环回测试
11．8 小结
参考文献
第12章 总结与展望
12．1 总结
12．2 展望
参考文献
索引

前言/序言

通信中的数据速率在不断升高，工程师们遭遇到愈加复杂的JNB及SI难题。本书提供了快速、有效而可靠地解决这些难题的有力工具

抖动、噪声和误码（JNB）以及信号完整性问题，已经成为当今高速数字设计中的最大挑战。本书作者是PCI Express抖动标准化委员会的共同主席，也是本领域权威专家之一。书中给出了系统性的全面指南，用于克服这些挑战。书中着重介绍了最新的抖动、噪声和误码以及信号完整性问题的解决方案，内容涉及理论、分析、方法和应用。

本书内容特色：

● JNB分量的分类、相互关系、测量依据和传递函数

● JNB及各分量定量解析和建模中的统计及信号处理理论

● 抖动、噪声和BER：物理/数学基础及统计信号处理的观点

● 统计分布域、时域、频域的抖动分离技术

● 相位、周期性及周期间抖动及其关键相互关系

● 时钟产生及时钟恢复中的PLL抖动

● 高速链路系统中的抖动、噪声及信号完整性机理

● 抖动、噪声及信号完整性的定量建模与分析

● 链路和系统的测试需求与技术

● 高速JNB及信号完整性的发展趋势

李鹏，曾任Wavecrest公司技术总监和Altera公司的Fellow。现为Intel公司的Fellow及IEEE Fellow。李博士是抖动分离算法方面一位有声望的开拓者和抖动、噪声与信号完整性的标准制定的主要贡献者。他是PCI Express抖动标准化委员会的共同主席，HMC 30G/60G物理层标准化委员会主席, OIF/CEI 56G PAM4标准主编，是IEEE和IEC赞助的学术会议的技术委员会委员，其中包括ITC、CICC及DesignCon。在涉及抖动、噪声和信号完整性相关的设计和测试的领域，李博士经常出席会议做报告。

李玉山，西安电子科技大学教授，教育部“超高速电路设计与电磁兼容”重点实验室学术委员会副主任。主持完成1项国家863计划和4项国家自然科学基金项目；主持制定中国电子行业标准3部；获省部级奖励10项。在IEEE Trans.上发表长文12篇；正式出版教材/专著/译著12部。研究方向：高速电路设计与信号完整性分析，EDA技术及软件研发。

译者序

李鹏博士是世界领先芯片公司Intel的Fellow及IEEE Fellow，在国际通信学术前沿领域是一位杰出的披荆斩棘、破浪前行者。这本有关抖动、噪声及信号完整性的专著被翻译成自己的母语，应该是值得自豪和有成就感的事件。近些年，铜信道的速率已做到10～25 Gbps，光纤信道的多数速率则为10～40 Gbps。目前，铜互连也正在冲击56 Gbps。在这种高速传输下的链路抖动，必须做到亚皮秒以下才能获得满意的误码率。而噪声更是无处不在，低信噪比一直是误码的主要根源。说到底，抖动与噪声干扰是信号（数据）完整性研究中最基础的对象。当前，从芯片、印制板再到大系统，高密度电/光互连的信号完整性问题正以主角的身份，俨然对高速电路与系统设计指标提出严峻的挑战。本书所针对的，就是抖动、噪声这两种影响通信系统数据（信号）完整性乃至误码率的“顽症”。作者在研究中创立了尾部拟合抖动分离算法；提出确定性抖动、随机抖动、总抖动等框架体系；率先用随机信号及线性理论去分析高速链路系统等。本书从时域、频域、统计域角度全方位地对发送器、接收器、信道、均衡、时钟恢复子系统的抖动、噪声、误码率及其信号完整性机理、建模与测试等问题进行了深入浅出的分析与讨论，堪称一部凝聚作者汗水结晶的开拓式专著。目前，国际上鲜有从高速链路底层着力探讨抖动/噪声的专业论著。希望本书能吸引国内通信业、电子行业的同行关注具有可靠性属性的抖动、噪声一类的信号完整性问题。藉此推动国内在高速领域的研究与国际完全接轨并尽快付诸工程应用。书中对抖动的精辟阐述更有独到之处，值得精读！本书由西安电子科技大学从事信号完整性研究的教师和部分博士生、硕士生共同翻译并由李玉山审定。参与审校和翻译的人员有： 潘健、初秀琴、路建民、刘洋、李先锐、董巧玲等。另外，王君、尚玉玲、杨菊、朱剑、白凤莲等也参加了部分相关工作。诚然，技术性专著的翻译加工主要是正确理解加准确陈述的过程，其中的各个环节，一定存在诸多不妥之处，切盼得到同行和读者的不吝赐教。作者李鹏博士百忙中重审了新的中文稿。本书出版得到了国家自然科学基金(No.60871072、No.61301067、No 61501345)、教育部超高速电路设计与EMC重点实验室、华为技术有限公司和西电研究生院的鼎力相助。译者在此一并谨致真挚的谢忱。本书可以作为电子通信类学科博士生、硕士生的选修课程教材，也可以作为电子电路与系统设计工程师自学抖动、噪声及其信号完整性问题的研究必读和参考手册。李玉山于西安电子科技大学电路CAD研究所2016年1月

前言

摩尔定律依然指引着世界半导体产业的技术路线图。目前，集成电路(IC)的特征尺寸已经降到65 nm，近期还将进一步做到45 nm、32 nm、22 nm以至于14 nm和10 nm等。它将使得集成电路系统具有更多的功能及更强的数据处理能力。显然，一个高效的复杂多功能系统需要快速的输入输出(I/O)能力。所以，当先进的集成电路系统中晶体管数目不断增加时，I/O的速度也在不断地升高。尽管特征尺寸的降低及I/O速度的升高赋予系统更好的功能和性能，它们同时也带来了技术上的挑战。I/O速度的升高使得链路总的可用最大抖动预算——单位间隔(Unit Interval, UI)必将相应地减小。为了确保整个链路系统能有较好的误码率(BER)，此时最严峻的挑战就是要降低抖动。特征尺寸减小带来另一个非常严峻的挑战是功率密度和功率损耗必须小于某一约束的限度，或者说要采用低功耗设计。这时，必须降低噪声以便在低功耗/低电压信号时能保持一个合理的信号噪声比(SNR)，从而噪声指标又变成了一个很关键的因素。当信道材料不变时，在同样有损信道条件下随着数据速率的升高，高频分量将迅速增加，这时的数据信号衰减和退化将加剧。信号的衰减和退化造成的信号完整性(SI)问题主要表现为确定性抖动及噪声。出于成本效益的考量，一般采用常规信道材料及多种高速I/O标准的技术途径去提高I/O链路的数据速率，这时对抖动、噪声及信号完整性的挑战将会更加严峻。今天，面向计算机的应用主要以铜线作为信道，其高速I/O速率标准大都设计为10～25 Gbps，其中包括PCI Express Ⅲ/Ⅳ(8/16 Gbps)，Serial ATA Ⅲ/Ⅳ(6/12 Gbps)以及HMC Ⅲ(15~30 Gbps)等。这些标准的下一代数据速率可能会提高到20～60 Gbps。另一方面，面向网络的一些应用主要以光纤作为信道，大多数速率都设计为10～40 Gbps，例如Fibre Channel 16/32X(16/32 Gbps)，Gigabit Ethernet(GBE)10X/25X(10/25 Gbps)以及Sonet OC��192/OC��768(10/40 Gbps)等。这些网络I/O链路的下一代数据速率可能会加倍或翻两番到25～60 Gbps。在10 Gbps时，单位间隔为100 ps；而40 Gbps时，单位间隔仅为25 ps。为了维持一个好的BER(例如10-12)，这类数据率下I/O链路中的随机抖动必须在亚皮秒(ps)甚至更低，这是一项十分严峻又具挑战性的任务。可以想象，将来随着数据率进一步的提高，抖动、噪声和信号完整性带来的挑战将会变得更加严重。30多年来，出版了许多信号完整性的书籍。但是书中涉及抖动、噪声和BER的部分都相当简短。只有两本书比较详细地论述过抖动，但由于它们已经过去了15～17年，与现在关于抖动、噪声及信号完整性的知识及认知水平相比，那些内容也显得过时了。过去15年中的巨大进展已经为抖动、噪声和信号完整性建立了新的理论和算法。关于抖动的定理及分析，抖动分量中的确定性抖动(DJ)、随机抖动(RJ)以及相关数学模型正在成为对抖动加以量化的更好度量。关于抖动跟踪，抖动传递函数已被广泛应用于定量求解抖动、噪声及信令的输出和冗余度分析。基于概率密度函数(PDF)、累积分布函数(CDF)以及相应卷积运算的统计信号分析方法正逐渐取代常规落后的、简单又不准确的峰峰值和RMS等度量。正规地采用线性时不变(LTI)定理，加上统计信令及电路定理，可以求解链路系统及其子系统中的抖动、噪声和信令性能等。与此同时，在高速网络和计算机I/O链路的体系结构和数据传输速度方面也取得了巨大的进展。总的来说，这些标准提出的体系结构都是以数吉比特每秒的速率串行传输，在接收器采用时钟恢复电路(CRC)提取时钟时序。CRC可以跟踪并降低接收器输入端的低频抖动以维持接收器及整个系统良好的BER性能。已经开发出许多时钟及数据恢复算法与电路，其中有些是基于锁相环(PLL)、相位内插(PI)及过采样(OS)的。每一种时钟恢复都给出了不同的抖动传递函数、跟踪能力及其特色。为了减轻或者补偿有损信道造成的信号退化影响，已经研究出多种先进的均衡技术及电路，包括线性均衡(LE)、判决反馈均衡(DFE)等。为了应对在新的数倍吉比特每秒的高速I/O链路中出现的新体系结构、数据速率、时钟恢复及均衡等问题带来的挑战，已经研究出一些

高速系统设计――抖动、噪声与信号完整性 [Jitter, Noise and Signal Integrity at High-Speed] epub pdf mobi txt 电子书 下载 2024

比较理论 看起来有点费劲

不错

急需这样的资料

很不错，受益匪浅。。。。。。。。。。

比较理论 看起来有点费劲

不错

东西蛮不错的，再加优惠券，非常实惠非常好

厉害。。。？。。。。。

纸张一般