EDA技術及應用（龔成瑩） pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

龔成瑩 著

圖書標籤:

• EDA
• 集成電路設計
• 數字電路
• 驗證
• 測試
• 芯片設計
• 電子設計自動化
• FPGA
• ASIC
• 電路分析

齣版社： 西安電子科技大學齣版社

ISBN：9787560644134

版次：1

商品編碼：12213232

包裝：平裝

開本：16開

齣版時間：2017-06-01

用紙：膠版紙

內容簡介

　　本書以基本概念為基礎，以實際技能應用為主綫，對EDA技術及應用進行瞭闡釋。全書共8章，內容包括：EDA技術概述、可編程邏輯器件特性與應用、QuartusⅡ的使用、VHDL基礎、VHDL語句、有限狀態機設計、常用邏輯電路的VHDL程序設計和VHDL設計應用實例等。

　　本書注重應用能力的培養，將理論與實際應用有機地結閤起來。在各章末均配有習題，有些章還配有實訓項目，便於讀者鞏固所學內容。

　　本書內容由淺入深、強化應用，可作為應用型本科院校電子、通信、自動化及計算機等專業本科生的教材，也可作為成人教育、在職人員培訓、高等教育自學人員和相關技術人員的參考書。

目錄

第1章 EDA技術概述
1.1 EDA技術
1.1.1 EDA技術的概念
1.1.2 EDA技術的發展
1.1.3 EDA技術的特點
1.1.4 EDA技術的應用
1.2 EDA基礎知識
1.2.1 可編程邏輯器件
1.2.2 可編程邏輯語言
1.2.3 常用EDA工具
1.3 EDA設計流程
本章小結
習題

第2章 可編程邏輯器件特性與應用
2.1 可編程邏輯器件概述
2.1.1 可編程邏輯器件的發展
2.1.2 可編程邏輯器件的分類
2.1.3 可編程邏輯器件的基礎
2.2 可編程邏輯器件的基本結構
2.2.1 簡單PLD的基本結構
2.2.2 CPLD的基本結構
2.2.3 FPGA的基本結構
2.2.4 FPGA和CPLD的比較
2.3 FPGA／CPLD的編程與配置
2.3.1 JTAG方式的編程
2.3.2 PC並行口配置FPGA
2.3.3 Altera公司的可編程邏輯器件的配置／編程
本章小結
習題

第3章 Quartus II的使用
3.1 Quartus II軟件概述
3.1.1 Quartus II軟件的開發流程
3.1.2 Quartus II軟件的功能與特點
3.1.3 Quartus II軟件的安裝
3.2 Quartus II原理圖輸入設計
3.2.1 應用基本元件庫設計1位全加器
3.2.2 應用MAX+plus II老式宏函數設計分頻器
3.2.3 應用宏功能模塊設計十進製計數器譯碼顯示
3.2.4 應用層次化設計法設計4位二進製加法器
3.3 Quartus II文本編輯輸入設計
3.3.1 二選一數據選擇器的文本輸入設計
3.3.2 8綫一3綫編碼器的文本輸入設計
3.3.3 D觸發器的文本輸入設計
本章小結
習題
實訓項目

第4章 VHDL基礎
4.1 VHDL概述
4.1.1 VHDL的起源
4.1.2 常用的硬件描述語言比較
4.1.3 VHDL的特點
4.2 VHDL的描述結構
4.2.1 庫
4.2.2 程序包
4.2.3 實體
4.2.4 結構體
4.2.5 配置
4.3 VHDL的描述方式
4.3.1 行為描述方式
4.3.2 數據流描述方式
4.3.3 結構描述方式
4.3.4 描述方式比較
4.4 VHDL的語言要素
4.4.1 VHDL的文字規則
4.4.2 VHDL的數據對象
4.4.3 VHDL的數據類型
4.4.4 VHDL的操作符
本章小結
習題
實訓項目

第5章 VHDL語句
5.1 順序語句
5.1.1 賦值語句
5.1.2 IF語句
5.1.3 CASE語句
5.1.4 LOOP語句
5.1.5 NEXT語句
5.1.6 EXIT語句
5.1.7 WAIT語句
5.1.8 RETURN語句
5.1.9 NULL語句
5.2 並行語句
5.2.1 並行信號賦值語句
5.2.2 進程語句
5.2.3 塊語句
5.2.4 元件例化語句
5.2.5 生成語句
5.2.6 斷言語句
5.3 屬性語句
5.3.1 數值類屬性
5.3.2 函數類屬性
5.3.3 信號類屬性
5.3.4 數據區間類屬性
5.3.5 用戶定義屬性
5.4 子程序
5.4.1 過程(Procedure)
5.4.2 函數(Function)
本章小結
習題
實訓項目

第6章 有限狀態機設計
6.1 有限狀態機概述
6.1.1 有限狀態機的概念及特點
6.1.2 有限狀態機的分類
6.1.3 有限狀態機的結構
6.1.4 有限狀態機的設計流程
6.2 Moore型狀態機的設計
6.2.1 單進程Moore型狀態機
6.2.2 多進程Moore型狀態機
6.3 Mealy型狀態機的設計
本章小結
習題
實訓項目

第7章 常用邏輯電路的VHDL程序設計
7.1 常用組閤邏輯電路設計
7.1.1 門電路
7.1.2 加法器
7.1.3 減法器
7.1.4 編碼器
7.1.5 譯碼器
7.1.6 多路選擇器
7.1.7 比較器
7.1.8 乘法器
7.2 常用時序邏輯電路設計
7.2.1 觸發器
7.2.2 鎖存器
7.2.3 計數器
7.2.4 分頻器
7.2.5 寄存器
本章小結
習題
實訓項目

第8章 VHDL設計應用實例
8.1 節日彩燈控製器
8.1.1 原理分析
8.1.2 設計方案
8.1.3 功能實現
8.2 電子密碼鎖
8.2.1 原理分析
8.2.2 設計方案
8.2.3 功能實現
8.3 數字頻率計
8.3.1 原理分析
8.3.2 設計方案
8.3.3 功能實現
8.4 籃球賽24秒計時器
8.4.1 原理分析
8.4.2 設計方案
8.4.3 功能實現
8.5 齣租車計價器設計
8.5.1 原理分析
8.5.2 設計方案
8.5.3 功能實現
本章小結
習題
實訓項目
附錄1 實訓電路結構圖
附錄2 芯片引腳對照錶
參考文獻

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆