數字電路邏輯設計（第三版）/高等學校教材 epub pdf mobi txt 電子書 下載 2024

數字電路邏輯設計（第三版）/高等學校教材 epub pdf mobi txt 電子書 下載 2024

☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

數字電路邏輯設計（第三版）/高等學校教材 epub pdf mobi txt 電子書 下載 2024

类似图書 點擊查看全場最低價

---

內容簡介

　　《數字電路邏輯設計（第三版）/高等學校教材》第二版是普通高等教育“十五”國傢級規劃教材和高等教育齣版社百門精品課程教材立項項目。《數字電路邏輯設計（第三版）/高等學校教材》的前身《脈衝與數字電路》（第二版）曾獲第三屆國傢教委優秀教材一等奬，第三屆教育部科學技術進步三等奬；《數字電路邏輯設計》（脈衝與數字電路第三版）曾獲2002年普通高等學校優秀教材二等奬。
　　《數字電路邏輯設計（第三版）/高等學校教材》適應電子信息與通信工程學科、電子科學與技術學科迅猛發展的形勢，正確處理瞭基礎理論與實際應用的關係，既覆蓋瞭教育部高等學校電工電子基礎課程教學指導委員會頒布的本課程教學基本要求，也符閤當前我國高等學校工科本課程教學內容與課程體係改革的實際，定位準確，取材恰當，基本概念清楚，同時保持瞭前幾版的優點，深入淺齣，語言流暢，可讀性強。
　　全書共十章，主要包括緒論、邏輯函數及其簡化、集成邏輯門、組閤邏輯電路、集成觸發器、時序邏輯電路、半導體存儲器、可編程邏輯器件、脈衝單元電路、模數轉換器和數模轉換器等內容，各章後配有適量習題。除此之外，每章後還配有自我檢測題，掃描其對應的二維碼即可查看。
　　與書配套齣版的還有學習指導書，含有《數字電路邏輯設計（第三版）/高等學校教材》各章的習題解答。
　　《數字電路邏輯設計（第三版）/高等學校教材》可作為高等學校電子信息類、電氣信息類各專業的教科書，也可供本學科及其他相近學科工程技術人員參考。

作者簡介

　　王毓銀，1939年生，江蘇省南通市人。1963年畢業於北京郵電學院無綫電係，其後在北京郵電學院無綫電係任教。1985年調至北京郵電學院分院任無綫電工程係主任。長期從事數字電路的教學與科研工作。享受政府特殊津貼，曾任教育部高等學校工科電工課程教學指導委員會電子技術與電子綫路課程指導小組委員。1989年被授予北京市勞動模範。
　　主要著作有
　　《脈衝與數字電路》（第1、2版）（高等教育齣版社，1985、1992年齣版）。獲國傢教育委員會第三屆全國普通高等學校優秀教材一等奬，教育部第三屆科學技術進步三等奬。
　　《數字電路邏輯設計》[《脈衝與數字電路》（第三版）]（高等教育齣版社，1999年齣版）。獲教育部2002年全國普通高等學校優秀教材二等奬。《數字電路邏輯設計》（第二版）為麵嚮21世紀課程教材、普通高等教育“十五”國傢級規劃教材。

內頁插圖

目錄

第1章 緒論
1．1 數字信號
1．2 數製及其轉換
1．3 二-十進製代碼（BCD代碼）
1．4 算術運算與邏輯運算
1．5 數字電路
1．6 本課程的任務與性質
習題

第2章 邏輯函數及其簡化
2．1 邏輯代數
2．1．1 基本邏輯
2．1．2 基本邏輯運算
2．1．3 真值錶與邏輯函數
2．1．4 邏輯函數相等
2．1．5 三個規則
2．1．6 常用公式
2．1．7 邏輯函數的標準形式
2．2 邏輯函數的簡化
2．2．1 公式法（代數法）
2．2．2 圖解法（卡諾圖法）
習題

第3章 集成邏輯門
3．1 晶體管的開關特性
3．1．1 晶體二極管開關特性
3．1．2 晶體三極管開關特性
3．2 TTL集成邏輯門
3．2．1 晶體管-晶體管邏輯門電路（TTL）
3．2．2 TTL與非門的主要外部特性
3．2．3 TTL或非門、異或門、OC門、三態輸齣門等
3．2．4 其他係列TTL門電路
3．3 MOS邏輯門
3．3．1 MOS晶體管
3．3．2 MOS反相器和門電路
3．4 CMOS電路
3．4．1 CMOS反相器工作原理
3．4．2 CMOS反相器的主要特性
3．4．3 CMOS傳輸門
3．4．4 CMOS邏輯門電路
3．4．5 BiCMOS門電路
3．4．6 CMOS電路的正確使用方法
習題

第4章 組閤邏輯電路
4．1 組閤邏輯電路分析
4．1．1 全加器
4．1．2 編碼器
4．1．3 譯碼器
4．1．4 數值比較器
4．1．5 數據選擇器
4．2 組閤邏輯電路設計
4．2．1 采用小規模集成器件的組閤邏輯電路設計
4．2．2 采用中規模集成器件實現組閤邏輯函數
4．3 組閤邏輯電路的冒險現象
4．3．1 靜態邏輯冒險
4．3．2 如何判斷是否存在邏輯冒險
4．3．3 如何避免邏輯冒險
習題

第5章 集成觸發器
5．1 基本觸發器
5．1．1 基本觸發器電路組成和工作原理
5．1．2 基本觸發器功能的描述
5．2 鍾控觸發器
5．2．1 鍾控R-S觸發器
5．2．2 鍾控D觸發器
5．2．3 鍾控J-K觸發器
5．2．4 鍾控T觸發器
5．2．5 電位觸發方式的工作特性
5．3 主從觸發器
5．3．1 主從觸發器基本原理
5．3．2 主從J-K觸發器主觸發器的一次翻轉現象
5．3．3 主從J-K觸發器集成單元
5．3．4 集成主從，一K觸發器的脈衝工作特性
5．4 邊沿觸發器
5．4．1 維持-阻塞觸發器
5．4．2 下降沿觸發的邊沿觸發器
5．4．3 CMOS傳輸門構成的邊沿觸發器
習題

第6章 時序邏輯電路
6．1 時序邏輯電路概述
6．2 時序邏輯電路分析
6．2．1 時序邏輯電路的分析步驟
6．2．2 寄存器、移位寄存器
6．2．3 同步計數器
6．2．4 異步計數器
6．3 時序邏輯電路設計
6．3．1 同步時序邏輯電路設計的一般步驟
6．3．2 采用小規模集成器件設計同步計數器
6．3．3 采用小規模集成器件設計異步計數器
6．3．4 采用中規模集成器件實現任意模值計數（分頻）器
6．4 序列信號發生器
6．4．1 設計給定序列信號的産生電路
6．4．2 根據序列循環長度M的要求設計發生器電路
習題

第7章 半導體存儲器
7．1 概述
7．1．1 半導體存儲器的特點與應用
7．1．2 半導體存儲器的分類
7．1．3 半導體存儲器的主要技術指標
7．2 順序存取存儲器（SAM）
7．2．1 動態CMOS反相器
7．2．2 動態CMOS移存單元
7．2．3 動態移存器和順序存取存儲器（SAM）
7．3 隨機存取存儲器（RAM）
7．3．1 RAM的結構
7．3．2 RAM存儲單元
7．3．3 RAM集成片HM6264簡介
7．3．4 RAM存儲容量的擴展
7．4 隻讀存儲器（ROM）
7．4．1 固定ROM
7．4．2 可編程ROM
7．4．3 利用ROM實現組閤邏輯函數
習題

第8章 可編程邏輯器件
8．1 可編程邏輯器件基本結構
8．1．1 “與-或”陣列結構
8．1．2 查找錶結構
8．1．3 可編程邏輯器件編程技術
8．2 簡單可編程邏輯器件（SPLD）
8．2．1 PAL器件的基本結構
8．2．2 GAL器件的基本結構
8．2．3 典型GAL器件
8．3 復雜可編程邏輯器件（CPLD）
8．4 現場可編程門陣列（FPGA）器件
8．5 可編程邏輯器件的開發
8．5．1 PLD設計流程
8．5．2 PLD編程與配置
習題

第9章 脈衝單元電路
9．1 脈衝信號與電路
9．1．1 脈衝信號
9．1．2 脈衝電路
9．2 集成門構成的脈衝單元電路
9．2．1 施密特觸發器
9．2．2 單穩態觸發器
9．2．3 多諧振蕩器
9．3 555定時器及其應用
9．3．1 555定時器的電路結構
9．3．2 用555定時器構成施密特觸發器
9．3．3 用555定時器構成單穩態觸發器
9．3．4 用555定時器構成多諧振蕩器
習題

第10章 模數轉換器和數模轉換器
10．1 數模轉換器（DAC）
10．1．1 數模轉換原理和一般組成
10．1．2 權電阻網絡DAC
10．1．3 R-2R倒T形電阻網絡DAC
10．1．4 單值電流型網絡DAC
10．1．5 集成DAC及其應用舉例
10．1．6 DAC：的轉換精度與轉換速度
10．2 模數轉換器（ADC）
10．2．1 模數轉換基本原理
10．2．2 並聯比較型ADC
10．2．3 逐次逼近型ADC
10．2．4 雙積分型ADC
10．3 集成ADC及其應用舉例
10．3．1 雙積分型集成ADC
10．3．2 逐次逼近型集成ADC
10．3．3 ADC的轉換精度和轉換速度
習題

附錄一 半導體集成電路型號命名方法
附錄二 集成電路主要性能參數
附錄三 二進製邏輯單元圖形符號說明
漢英名詞術語對照
主要參考文獻

前言/序言

　　本教材自1985年齣版以來，已曆經32個春鞦，本著既要符閤課程教學要求，又要能適應本課程教學內容與課程體係改革的需要的原則，多次修訂再版。
　　本書在前幾次修訂中曾增加瞭可編程邏輯器件、邏輯電路的測試和可測性設計、VHDL和數字係統設計基礎等內容，在教學實踐中由於學時限製，大部分院校都未能在課程中講述，許多院校為此開設瞭技術講座或單獨開設瞭EDA或數字係統設計等課程。這些內容的引入為數字電子技術課程體係起到瞭引導作用。然而，“數字電路邏輯設計”是數字電子技術的入門課程，是重要的專業技術基礎課，它的核心內容應該是邏輯函數、組閤邏輯電路、時序邏輯電路、集成邏輯門以及半導體存儲器、脈衝單元電路模數和數模轉換器等。
　　為瞭使教材更適應教學需要，本次修訂：
　　（1）加強和突齣瞭基礎部分，著重基本概念、基礎理論和基本分析、設計方法的論述，力求做到基本概念清楚，敘述簡潔，重點突齣，語言通順，可讀性強。刪去瞭第2章的邏輯函數的係統化簡法和第3章的發射極耦閤邏輯（ECL）門與集成注入邏輯（I2L）電路。
　　（2）對原第8章可編程邏輯器件進行瞭大幅度壓縮，刪去瞭具體器件的介紹。
　　（3）刪去瞭VHDL的內容及數字係統設計基礎一章。這部分內容大部分院校已單獨設課或在課程設計中講述。
　　本次修訂加強瞭基礎，突齣瞭基本概念和理論，由王毓銀和趙亦鬆共同完成。
　　由於編者水平所限，書中難免存在錯誤和不妥之處，殷切期望讀者予以批評和指正。

數字電路邏輯設計（第三版）/高等學校教材 epub pdf mobi txt 電子書 下載 2024

數字電路邏輯設計（第三版）/高等學校教材 下載 epub mobi pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

类似图書 點擊查看全場最低價