店鋪： 智博天恒圖書專營店
齣版社： 西安電子科技大學齣版社
ISBN：9787560641102
商品編碼：29344072446
包裝：平裝
齣版時間：2016-08-01
具體描述
| 圖書基本信息 | |
| 圖書名稱 | Verilog HDL數字集成電路設計原理與應用 |
| 作者 | 蔡覺平 |
| 定價 | 35.00元 |
| 齣版社 | 西安電子科技大學齣版社 |
| ISBN | 9787560641102 |
| 齣版日期 | 2016-08-01 |
| 字數 | |
| 頁碼 | |
| 版次 | 2 |
| 裝幀 | 平裝 |
| 開本 | 16開 |
| 商品重量 | 0.4Kg |
| 內容簡介 | |
| 作者簡介 | |
| 目錄 | |
| 章 Verilog HDL數字集成電路設計方法概述 1 1.1 數字集成電路的發展和設計方法的演變 1 1.2 硬件描述語言 3 1.3 Verilog HDL的發展和國際標準 3 1.4 Verilog HDL和VHDL 5 1.5 Verilog HDL在數字集成電路設計中的優點 6 1.6 功能模塊的可重用性 8 1.7 IP核和知識産權保護 9 1.8 Verilog HDL在數字集成電路設計流程中的作用 10 本章小結 11 思考題和習題 11 第2章 Verilog HDL基礎知識 12 2.1 Verilog HDL的語言要素 12 |
| 編輯推薦 | |
| 文摘 | |
| 序言 | |
用戶評價
評分
評分
評分
評分
評分
評分
評分
評分
評分
相關圖書
本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等
© 2025 book.tinynews.org All Rights Reserved. 静思书屋 版权所有