內容簡介
本書以Xilinx公司的Vivado FPGA設計套件為基礎,以Xilinx大學計劃(Xilinx University Program,XUP)的Artix-7闆卡為硬件平颱,將數字邏輯設計與硬件描述語言Verilog HDL相結閤,循序漸進地介紹瞭基於Xilinx Vivado的數字邏輯實驗的基本過程和方法。本書主要內容包括硬件開發平颱介紹、軟件平颱介紹、FPGA設計實例、組閤邏輯電路實驗、時序邏輯電路實驗、數字邏輯設計和接口實驗及數字邏輯綜閤實驗。書中包含大量的設計實例,內容翔實、係統、全麵。 廉玉欣 等 編著 廉玉欣,2002年7月,哈爾濱工業大學電氣工程係本科畢業,獲工學學士學位;2005年3月,哈爾濱工業大學深圳研究生院電力電子與電力傳動專業碩士研究生畢業,獲工學碩士學位;現任電工電子實驗教學中心電子學實驗室主任,主要從事實驗教學和日常管理工作。近年來,獲國傢教學成果一等奬1項,獲黑龍江省教學成果一等奬2項,作為主講教師建設重量精品課程1門,作為第二負責人完成重量精品資源共享課立項。主持校級教學改革項目2項,參與省部級以上教學研究項目4項,主編教材1部,參編教材2部,發錶教學研究文章6篇。評分
評分
評分
評分
評分
評分
評分
評分
本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度,google,bing,sogou 等
© 2025 book.tinynews.org All Rights Reserved. 静思书屋 版权所有