信號/電源完整性仿真分析與實踐 epub pdf mobi txt 電子書 下載 2024

信號/電源完整性仿真分析與實踐 epub pdf mobi txt 電子書 下載 2024

信號/電源完整性仿真分析與實踐 epub pdf mobi txt 電子書 下載 2024

內容簡介

　　電路設計，尤其是現代高速電路係統的設計，是一個隨著電子技術的發展而日新月異的工作，具有很強的趣味性，也具有相當的挑戰性。《信號/電源完整性仿真分析與實踐》的目的是要使電子係統設計工程師們能夠更好地掌握高速電路係統設計的方法和技巧，跟上行業發展要求。因此，《信號/電源完整性仿真分析與實踐》由簡到難、由理論到實踐，以設計和仿真實例嚮讀者講解瞭信號/電源完整性的相關現象，如何使用EDA工具進行高速電路係統設計，以及利用仿真分析對設計進行指導和驗證。此書的所有實例將在Mentor公司的HyperLynx相關工具中實現。

目錄

第1篇 基礎理論篇
第1章 高速係統設計簡介
1.1 PCB設計技術迴顧
1.2 什麼是“高速”係統設計
1.3 如何應對高速係統設計
1.3.1 理論作為指導和基準
1.3.2 積纍實踐經驗
1.3.3 平衡時間與效率
1.4 小結

第2章 高速係統設計理論基礎
2.1 微波電磁波簡介
2.2 微波傳輸綫
2.2.1 微波等效電路物理量
2.2.2 微波傳輸綫等效電路
2.3 電磁波傳輸和反射
2.4 微波傳輸介質
2.4.1 微帶綫（Microstrip Line）
2.4.2 微帶綫的損耗
2.4.3 帶狀綫（Strip Line）
2.4.4 同軸綫（Coaxial Line）
2.4.5 雙絞綫（Twist Line）
2.4.6 差分傳輸綫
2.4.7 差分阻抗
2.5 “阻抗”的睏惑
2.5.1 阻抗的定義
2.5.2 為什麼要考慮阻抗
2.5.3 傳輸綫的結構和阻抗
2.5.4 瞬時阻抗和特徵阻抗
2.5.5 特徵阻抗和信號完整性
2.5.6 為什麼是50Ω
2.6 阻抗的測量
2.7 “阻抗”的睏惑之答案
2.8 趨膚效應
2.9 傳輸綫損耗
2.10 小結

第3章 信號/電源完整性
3.1 什麼是信號/電源完整性
3.2 信號完整性問題分類
3.3 高頻信號傳輸的要素
3.4 反射的産生和預防
3.4.1 反射的産生
3.4.2 反射的消除和預防
3.5 串擾的産生和預防
3.5.1 串擾的産生
3.5.2 串擾的預防與消除
3.6 電源完整性分析
3.6.1 電源係統設計目標
3.6.2 電源係統設計方法
3.6.3 電容的理解
3.6.4 電源係統分析方法
3.6.5 電源建模和仿真算法
3.6.6 SSN分析和應用
3.7 電磁兼容性EMC和電磁乾擾EMI
3.7.1 EMC/EMI 和信號完整性的關係
3.7.2 産生EMC/EMI問題的根源
3.8 正確認識迴流路徑（參考平麵）
3.8.1 什麼是高頻信號的迴流路徑
3.8.2 迴流路徑的選擇
3.8.3 迴流路徑的連續一緻性
3.9 影響信號完整性的其他因素
3.10 小結

第2篇 軟件操作篇
第4章 Mentor高速係統設計工具
4.1 Mentor高速係統設計流程
4.2 約束編輯係統（Constrain Editor System）
4.3 信號/電源完整性分析工具：HyperLynx
4.3.1 HyperLynx的工具架構
4.3.2 HyperLynx的通用性
4.3.3 HyperLynx的易用性
4.3.4 HyperLynx的實用性
4.3.5 Mentor高速仿真技術的發展趨勢
4.4 前仿和後仿
4.5 HyperLynx -LineSim使用簡介
4.5.1 分析前準備工作
4.5.2 建立信號網絡
4.5.3 設置仿真條件
4.5.4 仿真結果和約束設置
4.6 HyperLynx-BoardSim使用簡介
4.6.1 設計文件的導入
4.6.2 設置仿真條件
4.6.3 關鍵網絡分析
4.6.4 多闆聯閤仿真
4.7 HyperLynx -3DEM簡介
4.8 小結

第5章 高速係統仿真分析和設計方法
5.1 高速電路設計流程的實施條件分析
5.2 IBIS模型
5.2.1 IBIS模型介紹
5.2.2 IBIS模型的生成和來源
5.2.3 IBIS模型的常見錯誤及檢查方法
5.2.4 IBIS文件介紹
5.2.5 如何獲得IBIS模型
5.2.6 在HyperLynx中使用IBIS模型
5.2.7 在Cadence流程中使用IBIS模型
5.2.8 DML模型簡介
5.3 仿真分析條件設置
5.3.1 Stackup——疊層設置
5.3.2 DC Nets——直流電壓設置
5.3.3 器件類型和管腳屬性設置
5.3.4 SI Models——為器件指定模型
5.4 係統設計和（預）布局
5.5 使用HyperLynx進行仿真分析
5.5.1 拓撲結構抽取
5.5.2 在HyperLynx中進行仿真
5.6 約束規則生成
5.6.1 簡單約束設計——Length/ Delay
5.6.2 差分布綫約束——Diff Pair
5.6.3 網絡拓撲約束——Net Scheduling
5.7 約束規則的應用
5.7.1 層次化約束關係
5.7.2 約束規則的映射
5.7.3 CES約束管理係統的使用
5.8 布綫後的仿真分析和驗證
5.8.1 布綫後仿真的必要性
5.8.2 布綫後仿真流程
5.9 電源完整性設計方法和流程
5.9.1 確定電源係統的目標阻抗
5.9.2 DC Drop——直流壓降分析
5.9.3 電源平麵諧振點分析
5.9.4 VRM去耦作用分析
5.9.5 去耦電容的集總式交流特性分析
5.9.6 去耦電容的分布式交流特性分析
5.9.7 電源噪聲特性分析
5.9.8 電源平麵模型抽取
5.9.9 HyperLynx-PI電源係統設計流程總結
5.9.10 創建VRM模型
5.9.11 電容的布局和布綫
5.9.12 閤理認識電容的有效去耦半徑
5.10 小結

第3篇 DDR係統仿真及案例實踐篇
第6章 DDRx係統設計與仿真分析
6.1 DDR係統概述
6.2 DDR規範解讀
6.2.1 DDR規範的DC和AC特性
6.2.2 DDR規範的時序要求
6.2.3 DDR芯片的電氣特性和時序要求
6.2.4 DDR控製器的電氣特性和時序要求
6.2.5 DDR刷新和預充電
6.3 DDRx總綫技術發展
6.3.1 DDRx信號斜率修正
6.3.2 DDRx ODT的配置
6.3.3 從DDR2到DDR3
6.3.4 DDR3的WriteLeveling
6.3.5 DDR2及DDR3的協議變化
6.4 DDRx係統仿真分析方法
6.4.1 在HyperLynx中仿真DDRx 係統
6.4.2 仿真結果的分析和解讀
6.5 LPDDRx簡介

第4篇 高速串行技術篇
第7章 高速串行差分信號設計及仿真分析
7.1 高速串行信號簡介
7.1.1 數字信號總綫時序分析
7.1.2 高速串行總綫
7.1.3 Serdes的電路結構
7.1.4 Serdes的應用
7.2 高速串行信號設計
7.2.1 有損傳輸綫和信號（預）加重
7.2.2 錶麵粗糙度對傳輸綫損耗的影響
7.2.3 高頻差分信號的布綫和匹配設計
7.2.4 過孔的Stub效應
7.2.5 連接器信號分布
7.2.6 加重和均衡
7.2.7 碼間乾擾ISI和判決反饋均衡器DFE
7.2.8 AC耦閤電容
7.2.9 迴流路徑的連續性
7.2.10 高速差分綫的布綫模式和串擾
7.2.11 緊耦閤和鬆耦閤
7.3 高速串行信號仿真分析
7.3.1 係統級仿真
7.3.2 S參數（Scattering parameters）
7.3.3 互連設計和S參數分析
7.3.4 檢驗S參數質量
7.3.5 S參數的使用
7.3.6 高速差分串行信號的仿真需求
7.3.7 IBIS-AMI模型介紹
7.3.8 HyperLynx AMI Wizard通道仿真分析
7.3.9 6Gbps，12Gbps！然後
7.4 抖動（Jitter）
7.4.1 認識抖動（Jitter）
7.4.2 實時抖動分析
7.4.3 抖動各分量的典型特徵
……
第5篇 結束與思考篇
第8章 實戰後的思考

前言/序言

　　兩年前，我齣版瞭一本名為《高速電路係統設計與仿真分析：Cadence實例設計詳解》的書。在該書中講述瞭如何使用Cadence工具進行高速電路係統設計，以及利用仿真分析對設計進行指導和驗證。此書齣版之後，得到瞭很多讀者積極的響應，同時也得到瞭很多讀者建設性的反饋。其中有三條意見成為我再版此本書的重要理由：
　　在上一版的書中，所介紹的 DDR設計技術略顯過時，無論是DDR技術本身，還是設計難度現在都已經不具有挑戰性。在不到一年的時間裏，DDR2技術得到瞭廣泛應用，基本取代瞭原來的DDR地位，而且DDR3也越來越多地齣現在各種産品中。因此很多讀者反映，希望能夠介紹目前流行的DDR2或DDR3的設計方法和難點，以及如何利用現有的仿真工具完成對DDR係統的仿真和驗證工作。
　　對於電源完整性的仿真分析，業界一直停留在“指導”性的階段，沒有可以參照的工程可行的方法。因此，在本書中，結閤Hyper Lynx的PI工具，詳細講述如何使用Hyper Lynx進行電源係統仿真的方法和流程，以及前仿和後仿的實施步驟。
　　隨著高性能係統的發展，幾乎所有的高速數據接口都已經采用差分串行信號體製，正如我上一版書的預計，6Gbps係統已經普遍應用，越來越多的廠商開始在設計中嘗試10Gbps技術。因此，在這本書中，希望介紹目前流行的高速差分串行技術的背景、信號特點和係統設計難度、仿真方法，以及豐富實踐案例和經驗。
　　誠然，在前一版書齣版至今的一年時間之內，DDR2技術已經廣泛應用於電子係統的各個領域，無論是高性能的大型電子係統還是精巧細緻的手持設備。而高速差分信號的應用也從一年前的5Gbps發展到瞭10Gbps，幾乎成為高速數據接口的唯一形式，成為目前越來越熱的設計話題。也正是因為在如此高的信號頻率下，信號的傳播特徵以及分析方法都完全不同於GHz以下的低頻信號，因此，也確實有必要通過充實本書的內容，把這項技術傳播給大傢，讓更多的工程師能夠更快地掌握和應用這項技術。
　　除瞭上述再版理由，還有一個來自我自身的動力，就是通過上一版書的齣版，以及和讀者的後續交流中發現，國內的SI工程師正逐漸走嚮成熟，更多的工程師已經不滿足於隻是對於某個SI現象和處理方法的討論和學習，他們更渴望得到清晰的理論知識和技術背景，因此在這本書裏對一些SI現象的技術背景內容進行瞭更多的補充。
　　本書將繼承前一版書的寫作風格，在講解各項技術以及信號/電源完整性的相關現象的同時，盡量以設計和仿真實例嚮讀者展示所要說明的問題。但是和前一版書所不同的是，此書的所有實例將在Mentor公司的Hyper Lynx相關工具中實現。這樣做的目的有二：一是因為應廣大讀者的需求，對Mentor用戶群有所傾嚮；二是，Mentor的Hyper Lynx工具在高速電路的仿真分析中確實有獨特的優勢。而且，從目前業界發展的狀態和趨勢來看，無論是國際化IT行業領軍的大公司、外企，還是國內企業，已經越來越多地拋棄原來的設計工具和流程，逐漸轉嚮Mentor的設計環境和工具鏈。由於我本人所具有的一些特殊信息渠道，故已經看到或者感受到這種變化。
　　因此，從工程師的角度講，我也想提醒廣大電子行業的工程師，如果能敏銳地抓住機會，選擇主流EDA設計工具，同時也可以增加自身的行業競爭力。無論從技術角度還是讀者需求，此次的所有實例，都將基於Mentor的高速設計流程和環境。（關於Mentor的高速設計流程和工具變化以及發展趨勢，將在最後一章對技術發展的展望和心得交流中做比較詳細的介紹。）
　　邵鵬
　　2013年2月於北京

信號/電源完整性仿真分析與實踐 epub pdf mobi txt 電子書 下載 2024

這本書感覺有點蜻蜓點水的意思，講信號完整性和電源完整性都不到位，僅僅是一個hypelynx的使用簡介。

說明比較細緻，適閤入門用

書質量不錯，。。。。

好好好

幫朋友買的，反應很好

大多數關係型數據庫調優專傢都認為，對於眾多訪問關係型數據庫的應用來說，性能問題主要是因為程序編寫不當，或者SQL編寫有問題。業內專傢還指齣，80%的響應時間問題都應由性能差的SQL負責。我個人也非常贊同這種觀點。我曾為很多IT工作室提供過性能和調優谘詢服務，在所有這些工作室中，大多數性能問題都與修改應用和SQL代碼直接相關，或者與增加和修改索引有關。正是因為這個原因，我一直在努力讓開發人員瞭解各種SQL編程方法以及相關的性能問題。我認為應該讓更多的開發人員瞭解如何閱讀和分析DB2 Explain輸齣。另外，我相信對於每一個涉及RDMS的大型開發項目而言，項目組裏都應該配備一個SQL技術專傢。IT行業中的SQL開發人員並不少，不過從我的經驗來看，我發現其中隻有不到10%的人真正瞭解SQL編程中存在的性能問題，或者真正知道該如何修正這些問題。如果有一位SQL技術專傢坐鎮，很多性能和邏輯問題就能在遷移到生産版本之前及早發現。

講的不錯，尤其是仿真

不錯的書 嗬嗬，對自己挺有用處

纔買瞭，慢慢看吧，希望不是書非藉而不能讀