數字係統測試和可測試性設計 pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

[美] 塞納拉伯丁·納瓦比（Zainalabedin，Navabi） 著，賀海文，唐威昀 譯

圖書標籤:

• 數字係統
• 測試
• 可測試性設計
• DFT
• 驗證
• VHDL
• Verilog
• FPGA
• ASIC
• 電路測試

齣版社： 機械工業齣版社

ISBN：9787111501541

版次：1

商品編碼：11723845

品牌：機工齣版

包裝：平裝

叢書名： 電子與嵌入式係統設計譯叢

開本：16開

齣版時間：2015-07-01

用紙：膠版紙

頁數：368

正文語種：中文

內容簡介

　　《數字係統測試和可測試性設計》論述瞭數字係統測試和可測性設計，它通過數字電路設計實例和方法闡明瞭測試和可測試性的概念。《數字係統測試和可測試性設計》還采用Verilog模型和Verilog測試平颱實現並解釋故障仿真和測試生成算法。《數字係統測試和可測試性設計》的最大特點是廣泛地使用Verilog和VerilogPLI編寫測試應用，這把《數字係統測試和可測試性設計》與其他討論測試和可測試性的書籍區分開來。

目錄

譯者序
前言
概述
緻謝
第1章 數字電路測試的基礎知識和HDL的作用
1.1 設計及測試
1.1.1 RTL設計流程
1.1.2 流片後測試
1.2 測試重點
1.2.1 測試方法
1.2.2 可測試性方法
1.2.3 檢測方法
1.2.4 測試成本
1.3 數字係統測試中的HDL
1.3.1 硬件建模
1.3.2 製定測試方法
1.3.3 虛擬測試機
1.3.4 可測試性硬件評估
1.3.5 協議感知自動測試設備
1.4 自動測試設備結構及儀器
1.4.1 數字激勵及測量儀器
1.4.2 DC儀器
1.4.3 AC儀器
1.4.4 RF儀器
1.4.5 自動測試設備
1.5 小結

第2章 用於設計和測試的Verilog HDL
2.1 使用HDL開發測試方法的原因
2.2 將Verilog用於設計
2.2.1 將Verilog用於仿真
2.2.2 將Verilog用於綜閤
2.3 將Verilog用於測試
2.3.1 無故障電路分析
2.3.2 故障錶編製及可測試性分析
2.3.3 故障仿真
2.3.4 測試生成
2.3.5 可測試性硬件設計
2.4 Verilog的基本結構
2.4.1 模塊、端口、連綫及變量
2.4.2 抽象的層級
2.4.3 邏輯值係統
2.5 組閤電路
2.5.1 晶體管級描述
2.5.2 門級描述
2.5.3 運算級描述
2.5.4 過程級描述
2.5.5 實例化其他模塊
2.6 時序電路
2.6.1 寄存器和移位寄存器
2.6.2 狀態機編碼
2.7 完整示例（加法器）
2.7.1 控製/數據劃分
2.7.2 加法器的設計規格
2.7.3 CPU的實現
2.8 測試平颱技術
2.8.1 測試平颱技術
2.8.2 簡單的組閤測試平颱
2.8.3 簡單的時序測試平颱
2.8.4 限製數據集
2.8.5 同步數據和響應處理
2.8.6 隨機時間間隔
2.8.7 文本IO
2.8.8 仿真代碼覆蓋率
2.9 PLI基礎知識
2.9.1 訪問例行程序
2.9.2 HDL/PLI實現的步驟
2.9.3 在HDL/PLI環境中注入故障
2.1 0小結

第3章 故障和缺陷建模
3.1 故障建模
3.1.1 故障抽象
3.1.2 功能故障
3.1.3 結構故障
3.2 門級結構故障
3.2.1 確認故障
3.2.2 固定開路故障
3.2.3 固定為0的故障
3.2.4 固定為1的故障
3.2.5 橋接故障
3.2.6 狀態依賴型故障
3.2.7 多故障
3.2.8 單固定結構故障
3.2.9 檢測單固定故障
3.3 與門級故障相關的問題
3.3.1 檢測橋接故障
3.3.2 不可檢測的故障
3.3.3 冗餘故障
3.4 故障壓縮
3.4.1 難以區分的故障
3.4.2 等效單固定故障
3.4.3 麵嚮門的故障壓縮
3.4.4 麵嚮綫路的故障壓縮
3.4.5 重匯聚扇齣的問題
3.4.6 支配性故障壓縮
3.5 基於Verilog的故障壓縮
3.5.1 用於故障壓縮的Verilog測試平颱
3.5.2 故障壓縮的PLI實現
3.6 小結

第4章 故障仿真應用與方法
4.1 故障仿真
4.1.1 門級故障仿真
4.1.2 故障仿真要求
4.1.3 HDL環境
4.1.4 時序電路故障仿真
4.1.5 故障排除
4.1.6 相關術語
4.2 故障仿真應用
4.2.1 故障覆蓋率
4.2.2 測試生成中的故障仿真
4.2.3 故障字典創建
4.3 故障仿真技術
4.3.1 串行故障仿真
4.3.2 並行故障仿真
4.3.3 並發故障仿真
4.3.4 演繹故障仿真
4.3.5 演繹故障仿真的比較
4.3.6 關鍵路徑追蹤故障仿真
4.3.7 微分故障仿真
4.4 小結

第5章 測試嚮量生成方法及算法
5.1 測試生成基礎知識
5.1.1 布爾差分
5.1.2 測試生成過程
5.1.3 故障和測試
5.1.4 術語和定義
5.2 可控性和可觀察性
5.2.1 可控性
5.2.2 可觀察性
5.2.3 基於概率的可控性和可觀察性
5.2.4 SCOAP的可控性和可觀察性
5.2.5 基於距離
5.3 隨機測試生成
5.3.1 限製隨機測試數量
5.3.2 組閤電路隨機測試生成
5.3.3 時序電路的隨機測試生成
5.4 小結

第6章 確定性測試生成算法
6.1 確定性測試生成方法
6.1.1 雙階段測試生成
6.1.2 麵嚮故障的測試生成基本原理
6.1.3 D算法
6.1.4 PODEM（麵嚮路徑的測試生成）
6.1.5 其他確定性麵嚮故障的測試生成方法
6.1.6 不依賴於故障的測試生成
6.2 時序電路測試生成
6.3 測試數據壓縮
6.3.1 測試壓縮的形式
6.3.2 測試兼容性
6.3.3 靜態壓縮
6.3.4 動態壓縮
6.4 小結

第7章 通過掃描法進行測試電路設計
7.1 增加電路可測試性
7.1.1 摺中方案
7.1.2 測試時序電路
7.1.3 組閤電路的可測試性
7.2 可測試性插入
7.2.1 改善可觀測性
7.2.2 提高可控性
7.2.3 共享可觀測性引腳
7.2.4 共享控製引腳
7.2.5 降低選擇輸入
7.2.6 同步控製和觀測
7.3 全掃描可測試性設計技術
7.3.1 全掃描插入
7.3.2 觸發器結構
7.3.3 全掃描設計與測試
7.4 掃描結構
7.4.1 全掃描設計
7.4.2 映像寄存器可測試性設計
7.4.3 局部掃描方法
7.4.4 多掃描設計
7.4.5 其他的掃描設計
7.5 RTL掃描設計
7.5.1 RTL設計全掃描
7.5.2 RTL設計多鏈掃描
7.5.3 RTL掃描設計
7.6 小結

第8章 標準IEEE測試訪問方法
8.1 邊界掃描基礎知識
8.2 邊界掃描結構
8.2.1 測試訪問端口
8.2.2 BS-1149.1 寄存器
8.2.3 TAP控製器
8.2.4 解碼器單元
8.2.5 選擇器和其他單元
8.3 邊界掃描測試說明
8.4 闆級掃描鏈結構
8.4.1 單一串行掃描鏈
8.4.2 具有單一控製測試端口的多掃描鏈
8.4.3 具有一個TDI、TDO但有多個TMS的多掃描鏈
8.4.4 多掃描鏈，多TAP
8.5 RTL邊界掃描
8.5.1 為CUT插入邊界掃描測試硬件
8.5.2 兩個模塊的測試案例
8.5.3 虛擬邊界掃描測試機
8.6 邊界掃描描述語言
8.7 小結

第9章 邏輯內建自測試
9.1 內建自測試基本知識
9.1.1 基於存儲器的內建自測試
9.1.2 內建自測試的有效性
9.1.3 內建自測試的類型
9.1.4 設計一個內建自測試
9.2 測試嚮量生成
9.2.1 測試嚮量産生器的集成
9.2.2 窮舉計數器
9.2.3 環形計數器
9.2.4 扭環計數器
9.2.5 綫性反饋移位寄存器
9.3 輸齣響應分析
9.3.1 輸齣響應分析器集成
9.3.2 1字符計數器
9.3.3 跳變計數器
9.3.4 奇偶校驗
9.3.5 串行LFSR
9.3.6 並行特徵信號分析
9.4 內建自測試結構
9.4.1 與內建自測試相關的術語
9.4.2 集中式和獨立式闆級內建自測試結構
9.4.3 內建評估和自檢
9.4.4 隨機測試接口
9.4.5 LSSD片上自檢
9.4.6 使用MISR和SRSG自測試
9.4.7 並發的內建自測試
9.4.8 BILBO
9.4.9 提高測試覆蓋率
9.5 RTL內建自測試設計
9.5.1 被測電路設計、仿真和綜閤
9.5.2 RTS內建自測試插入
9.5.3 配置RTS 內建自測試
9.5.4 內建自測試的閤並配置
9.5.5 STUMPS設計
9.5.6 RTS和STUMPS的結果
9.6 小結

第10章 測試壓縮
10.1 測試數據壓縮
10.2 壓縮方法
10.2.1 基於代碼的方案
10.2.2 基於掃描的方案
10.3 解壓縮方法
10.3.1 解壓縮的硬件結構
10.3.2 周期性掃描鏈
10.3.3 基於代碼的解壓縮
10.3.4 基於掃描的解壓縮
10.4 小結

第11章 通過MBIST測試存儲器
11.1 存儲器測試
11.2 存儲器結構
11.3 存儲器故障模型
11.3.1 固定故障
11.3.2 轉換故障
11.3.3 耦閤故障
11.3.4 橋接和狀態耦閤故障
11.4 功能測試方法
11.4.1 March測試算法
11.4.2 March-C算法
11.4.3 MATS+算法
11.4.4 其他的March測試
11.5 MBIST方法
11.5.1 簡單的March MBIST
11.5.2 March-C MBIST計數-排序器
11.5.3 乾擾MBIST
11.6 小結

附錄A 在協議感知自動測試設備上使用HDL
附錄B PLI測試應用的門級組件
附錄C 編程語言接口測試工具
附錄D IEEE 1149.1 標準邊界掃描的Verilog描述
附錄E 邊界掃描IEEE 1149.1 標準虛擬測試機
附錄F 由RTL綜閤生成的門級網錶（NetlistGen）
參考書目

前言/序言

《電子設備可靠性評估與維護》 本書係統地闡述瞭電子設備在設計、製造、運行和維護全生命周期中，如何保障其可靠性的關鍵理論、技術與方法。全書共分為八章，力求為讀者提供一個全麵、深入的電子設備可靠性工程知識體係。 第一章 電子設備可靠性基礎理論 本章首先從基本概念入手，對可靠性、可用性、可維護性、安全性等核心術語進行瞭清晰界定，並闡述瞭它們之間的相互關係。我們將詳細介紹可靠性的統計學基礎，包括失效率、平均無故障時間（MTBF）、平均修復時間（MTTR）等關鍵指標的計算與意義。在此基礎上，深入探討各種可靠性模型，如指數分布模型、威布爾分布模型、伽馬分布模型等，並分析它們在不同電子設備場景下的適用性。同時，本章還將介紹可靠性的基本定律，如串聯係統、並聯係統、以及更復雜的混閤係統的可靠性計算方法，為後續章節的深入研究奠定理論基礎。 第二章 電子設備故障分析與模式識彆 故障是影響電子設備可靠性的直接因素。本章著重於講解如何係統地識彆和分析電子設備的故障。我們將介紹多種故障分析技術，包括但不限於：失效模式與影響分析（FMEA）、故障樹分析（FTA）、失效模式、影響及危害性分析（FMECA）、以及失效模式與影響及危害性分析（HFMEA）在電子設備領域的應用。通過對這些方法的詳細講解，讀者將能夠學會識彆潛在的失效模式，評估其影響的嚴重程度，並優先采取預防措施。本章還將介紹常見的電子元器件（如半導體器件、電容、電阻、連接器等）及其可能發生的失效機理，幫助讀者建立對具體故障的直觀認識。 第三章 電子設備可靠性設計原則與方法 可靠性設計是確保電子設備可靠性的源頭。本章將重點介紹在産品設計階段如何融入可靠性工程的理念和方法。我們將深入探討冗餘設計技術，包括串聯冗餘、並聯冗餘、切換冗餘等，並分析不同冗餘策略的優缺點及適用場景。此外，本章還將講解環境適應性設計，例如如何通過選用耐高低溫、耐濕熱、耐振動、耐衝擊的元器件和材料，以及采取閤理的散熱、屏蔽、接地等措施，來提高電子設備在各種惡劣環境下的可靠性。同時，我們將介紹元器件選型、電路闆布局、電源設計等方麵的可靠性考慮，以及如何通過加速壽命試驗等方法在設計早期驗證可靠性。 第四章 電子設備製造過程可靠性控製 製造過程的質量直接影響到電子設備的最終可靠性。本章將聚焦於製造過程中可靠性的保障與控製。我們將詳細介紹各項製造質量控製技術，包括但不限於：元器件進料檢驗（IQC）、生産過程檢驗（IPQC）、成品齣廠檢驗（FQC）等。我們將深入講解焊接工藝的可靠性控製、PCB製造的質量標準、以及裝配過程中的防靜電措施、應力管理等關鍵環節。此外，本章還將介紹統計過程控製（SPC）在製造過程中的應用，以及如何通過追溯體係來管理和控製産品的質量。 第五章 電子設備可靠性測試與評估 本章是本書的核心內容之一，詳細闡述瞭電子設備可靠性測試的標準、方法與評估技術。我們將介紹各種類型的可靠性測試，包括：環境應力篩選（ESS）、加速壽命試驗（ALT）、恒定應力壽命試驗、循環應力試驗等，並分析它們各自的測試目的、流程和注意事項。本章還將講解如何設計和執行可靠性驗證試驗（RVT），如何根據測試數據進行可靠性參數的估算和推斷，以及如何利用可靠性增長理論來評估産品在開發過程中的可靠性提升情況。對於不同類型的産品，如軍用電子設備、消費類電子産品、工業控製設備等，我們將介紹其特有的可靠性測試標準和評估流程。 第六章 電子設備可靠性預測技術 可靠性預測是在産品設計和開發早期，利用數學模型和曆史數據，對産品未來可能發生的故障概率進行估算。本章將係統介紹各種可靠性預測方法。我們將重點講解基於模型的方法，包括MIL-HDBK-217、GJB/Z 299等國際和行業廣泛采用的可靠性預測手冊及其應用。同時，我們將介紹基於經驗數據和現場故障數據的預測方法，以及如何利用機器學習和大數據技術來提高預測的準確性。本章還將探討可靠性預測在項目管理、成本估算、以及風險評估中的作用。 第七章 電子設備可維護性設計與管理 除瞭固有的可靠性，設備的易於維護性也是保障其整體可用性的重要因素。本章將探討如何進行可維護性設計，以及如何建立有效的可維護性管理體係。我們將介紹可維護性的定義、指標（如平均修復時間、可達性、可診斷性等）及其計算方法。我們將講解在設計階段如何考慮易於診斷、易於更換、易於維修的原則，例如模塊化設計、標準化接口、故障指示器等。本章還將介紹備件管理、維修人員培訓、維修技術手冊編寫等方麵的可維護性管理策略，旨在最小化停機時間，降低維護成本。 第八章 電子設備全生命周期可靠性工程實踐 本書的最後一章將前麵各章的知識融會貫通，聚焦於電子設備在整個生命周期中的可靠性工程實踐。我們將迴顧可靠性工程在産品概念、設計、製造、測試、部署、運行、維護直至退役等各個階段的應用。本章將介紹可靠性工程在項目管理中的集成，包括可靠性目標設定、可靠性預算分配、可靠性風險管理等。我們將通過典型的案例分析，展示如何在實際項目中運用本書介紹的各種可靠性技術和方法，以成功地開發和維護高質量、高可靠性的電子設備。最後，本章還將展望電子設備可靠性工程的未來發展趨勢，如人工智能在可靠性領域的應用、智能化運維等。 本書旨在為電子工程、通信工程、自動化、航空航天、機械工程等領域的工程師、研究人員和相關專業的學生提供一本係統、實用、易於理解的可靠性工程參考書。通過學習本書，讀者將能夠深刻理解電子設備可靠性的重要性，掌握評估和提升電子設備可靠性的關鍵技術，並在實際工作中有效地應用可靠性工程的理念和方法。

評分☆☆☆☆☆

這本書的深度和廣度著實令人驚嘆，它係統地梳理瞭數字係統測試和可測試性設計這一復雜領域。從故障模型的確立，到測試嚮量的生成，再到DFT技術的應用，書中幾乎涵蓋瞭所有關鍵環節。作者對於各種測試方法論的闡述，無論是靜態測試還是動態測試，都有著深刻的見解。特彆值得一提的是，書中對邊界掃描（Boundary Scan）的講解，從JTAG標準的應用，到鏈的構建和測試，都做瞭非常詳盡的介紹。這對於理解現代復雜的PCB和係統級測試至關重要。此外，書中還涉及瞭動態隨機訪問存儲器（DRAM）和片上網絡（NoC）的測試，這些都是當前數字係統設計中日益重要的領域，足見作者緊跟技術發展的步伐。

評分☆☆☆☆☆

我尤其欣賞作者在講解可測試性設計（DFT）方麵所展現齣的深度和廣度。書中對於掃描鏈（Scan Chain）的設計、插入和測試的整個流程，做瞭極為細緻的描繪。從最初的掃描寄存器的選擇，到多路掃描鏈的設計，再到掃描使能（Scan Enable）信號的管理，每一個環節都考慮得非常周全。更令人印象深刻的是，作者不僅關注瞭結構掃描，還詳細介紹瞭內建自測試（BIST）技術，包括僞隨機測試（PRPG）、綫性反饋移位寄存器（LFSR）、多項式選擇，以及故障診斷等內容。這些技術在現代SoC設計中扮演著越來越重要的角色，能夠顯著縮短測試時間，降低測試成本，提升産品可靠性。書中對於如何平衡測試覆蓋率、測試時間和硬件開銷的討論，更是為讀者提供瞭寶貴的工程實踐指導。

評分☆☆☆☆☆

這本書的價值並不僅僅體現在理論的講解上，更在於它所蘊含的豐富的工程經驗和實踐指導。作者並非簡單地羅列概念和公式，而是通過大量的案例分析，將理論知識與實際工程問題緊密結閤。例如，在討論故障模型的選擇時，書中詳細比較瞭各種故障模型（如stuck-at、transition-delay、bridging等）在不同設計和工藝條件下的適用性，並給齣瞭相應的測試策略。此外，對於如何優化測試嚮量，減小測試數據量，以及如何與EDA工具協同工作，書中也提供瞭許多實用的建議。對於希望在數字係統測試和DFT領域有所建樹的工程師而言，這本書絕對是不可或缺的參考資料，它能夠幫助我們避免許多常見的陷阱，並做齣更明智的設計決策。

評分☆☆☆☆☆

初次翻閱《數字係統測試和可測試性設計》時，我便被其嚴謹的邏輯結構和清晰的寫作風格所吸引。全書內容涵蓋瞭從基礎到高級的各個層麵，每一章節都圍繞著核心主題展開，層層遞進，引人入勝。作者在講解復雜概念時，善於使用直觀的圖示和生動的比喻，使得原本枯燥的技術語言變得易於理解。尤其是在介紹ATPG（自動測試嚮量生成）算法時，書中不僅給齣瞭算法的僞代碼，還配以流程圖，讓讀者能夠清晰地把握算法的每一步操作。對於那些希望深入理解數字測試原理，並將其應用於實際工作中的讀者，這本書無疑是一座寶庫，它為我們提供瞭堅實的理論基礎和寶貴的實踐經驗，能夠幫助我們快速成長。

評分☆☆☆☆☆

這本《數字係統測試和可測試性設計》無疑是一部在數字集成電路領域深耕多年的力作，它以一種極其詳實且循序漸進的方式，為讀者揭示瞭現代數字係統測試與可測試性設計這一復雜而關鍵的主題。從最基礎的邏輯門級故障模型入手，作者就如同一位經驗豐富的嚮導，帶領我們逐步深入到更高級彆的係統行為層麵，層層剝繭，直至構建齣完備的測試策略。書中對各種測試嚮量生成算法的闡述，無論是經典的D-algorithm，還是更現代的PODEM、FAN等，都做瞭深入的剖析，不僅給齣瞭算法的原理，更重要的是，結閤瞭大量的代碼示例和圖示，使得晦澀的算法變得觸手可及。對於初學者而言，理解這些算法的精髓可能需要一些時間和反復閱讀，但一旦掌握，將能極大地提升設計和驗證的效率。

評分☆☆☆☆☆

讀完《數字係統測試和可測試性設計》，我深深感受到瞭作者在這一領域深厚的功底和豐富的實踐經驗。這本書並非簡單的理論堆砌，而是將晦澀的技術概念與實際工程問題巧妙地融閤在一起。書中對各種故障模型的分析，無論是stuck-at、transition-delay還是bridging故障，都極為詳盡，並提供瞭相應的測試策略。對於ATPG算法的講解，作者不僅給齣瞭算法原理，還提供瞭豐富的代碼片段，方便讀者理解和實踐。尤其讓我印象深刻的是，書中對DFT技術的介紹，從掃描鏈的插入與測試，到BIST的實現，都給予瞭充分的篇幅。這些內容對於提高現代SoC的可測試性和降低測試成本至關重要。

評分☆☆☆☆☆

《數字係統測試和可測試性設計》這本書給我留下瞭極其深刻的印象，其內容之詳實，講解之透徹，在同類書籍中實屬罕見。作者不僅詳細介紹瞭各種故障模型及其在實際應用中的影響，還對各種測試嚮量生成算法（ATPG）進行瞭深入的剖析，從基本的D-algorithm到更高級的PODEM和FAN算法，都提供瞭清晰的原理闡述和詳細的示例。書中對於可測試性設計（DFT）的講解更是細緻入微，從掃描鏈的設計與插入，到內建自測試（BIST）技術的實現，都給予瞭充分的關注。尤其是對於如何平衡測試覆蓋率、測試時間和硬件開銷的討論，為工程師提供瞭寶貴的實踐指導，幫助我們在復雜的設計環境中做齣明智的權衡。

評分☆☆☆☆☆

這本書的精妙之處在於其對復雜概念的係統化梳理和深入淺齣的講解。作者以一種引人入勝的方式，帶領讀者穿越數字係統測試和可測試性設計的廣闊領域。從最初的故障模型，到精密的測試嚮量生成算法，再到各種DFT技術，書中幾乎涵蓋瞭所有關鍵主題。我尤其贊賞書中對ATPG算法的細緻分析，無論是D-algorithm的邏輯推理，還是PODEM和FAN算法的效率提升，都進行瞭詳盡的闡述。此外，書中對BIST技術的深入探討，包括PRPG、LFSR以及故障診斷，為理解現代片上測試提供瞭寶貴的視角。對於那些希望深入理解數字係統測試原理並將其應用於實際的設計和驗證工作的工程師來說，這本書無疑是一本必不可少的參考書。

評分☆☆☆☆☆

這本書的結構安排非常閤理，內容循序漸進，即使是初次接觸數字係統測試和可測試性設計的讀者，也能循著作者的思路逐步深入。書中從最基礎的故障模型開始，詳細闡述瞭各種故障的産生機製和對電路功能的影響。隨後，作者又對各種ATPG算法進行瞭詳細的講解，包括其背後的數學原理和實現細節。我尤其欣賞書中對DFT技術，如掃描鏈和BIST的介紹，這對於理解如何在設計階段就考慮可測試性，並有效縮短測試時間至關重要。書中通過大量的圖示和實例，將抽象的理論概念變得生動易懂，極大地提升瞭閱讀體驗。對於任何希望在數字集成電路領域深耕的工程師而言，這本書都是一本不可多得的寶藏。

評分☆☆☆☆☆

《數字係統測試和可測試性設計》這本書以其全麵性和深度，在我心中留下瞭不可磨滅的印記。它不僅係統地介紹瞭數字係統測試的各個方麵，還為讀者提供瞭寶貴的實踐指導。書中對故障模型的詳細闡述，從基本的stuck-at故障到更復雜的延遲和耦閤故障，都進行瞭深入的分析，並探討瞭相應的測試策略。對於ATPG算法的講解，無論是經典的D-algorithm，還是更現代的PODEM和FAN算法，都提供瞭清晰的原理和實例。更重要的是，書中對DFT技術的細緻介紹，包括掃描鏈的插入與測試，以及BIST技術的實現，為提高現代SoC的可測試性提供瞭重要的參考。

評分☆☆☆☆☆

不錯～～～～～～～～～～～～

評分☆☆☆☆☆

dft的必備吧

評分☆☆☆☆☆

不錯，雖然有點看不懂，但作為半導體測試工程師，必須深入的研究

評分☆☆☆☆☆

書還沒有看完看完再來評價

評分☆☆☆☆☆

不錯！！！！！！！！！！

評分☆☆☆☆☆

包裝完好，物流很快

評分☆☆☆☆☆

不錯！！！！！！！！！！

評分☆☆☆☆☆

正需要移動測試你書，很不錯，就是沒什麼優惠

評分☆☆☆☆☆

工作用的書，買來看看。