具体描述
基本信息
书名：protel2004EDA技术及应用
定价：33.00元
作者：王廷才,王崇才
出版社：机械工业出版社
出版日期：2010-06-01
ISBN：9787111304180
字数：
页码：
版次：1
装帧：平装-胶订
开本：16开
商品重量：0.459kg
编辑推荐
内容提要
本书是高职高专“十一五”电子信息类专业规划教材，是国家信息化计算机教育认证项目(CEAC)培训认证指定用书。
Protel 2004是Altium公司于2004年初推出的板卡级电路设计系统软件，包括原理图设计、印制电路板（PCB）设计、混合信号电路仿真、布局前后信号完整性分析、规则驱动PCB布局与编辑、改进型拓扑自动布线及计算机辅助制造（CAM）输出和FPGA设计等。目前，Protel 2004是电子线路设计人员*的计算机辅助设计软件。
本书结合实例系统地介绍了应用Protel 2004进行电路原理图设计、电路仿真、印制电路板（PCB）设计和PCB信号完整性分析的方法和操作步骤，特别是对Protel 2004新增功能进行了透彻讲解。全书内容编排由浅入深、结构合理、图文并茂，可作为高职高专院校和成人教育学院机电类、电子类、电气类、自动化类、通信类和计算机类相关专业的EDA教材，也可供从事电子线路设计的工程技术人员和电子爱好者参考。
为方便教学，本书备有电子课件、电子教案和典型教学案例视频演示等，凡选用本书作为授课教材的学校均可来电索取，咨询电话：010-88379375。
目录
前言
章 Protel 2004基础
1.1 Protel 2004概述
1.1.1 Protel 2004的主要组成
1.1.2 Protel 2004的特性
1.1.3 Protel 2004的系统配置
1.1.4 Protel 2004的安装及文件组成
1.2 Protel 2004的操作界面
1.2.1 Protel 2004的菜单栏
1.2.2 Protel 2004的主页
1.2.3 Protel 2004的工作面板
1.3 Protel 2004项目文件的管理
1.3.1 新项目文件的建立
1.3.2 打开和编辑已有的项目文件
1.3.3 项目文件的组织
1.3.4 关闭文件
1.4 设置项目选项
1.4.1 Error Reporting（错误报告）
1.4.2 Connection Matrix（连接矩阵）
1.4.3 Comparator（比较器）
1.4.4 ECO（工程变化顺序）
1.4.5 Options（选项）
1.4.6 Multi-Channel（多通道）
1.4.7 Default Prints（设置项目打印输出）
1.4.8 Search paths（搜索路径）
1.4.9 编译项目
练习题
上机实践
第2章 绘制单管放大电路原理图
第3章 绘制振荡器与积分器
第4章 绘制单片机小系统原理图
第5章 原理图电气检查及报表
第6章 电路仿真
第7章 集成元器件库的创建与管理
第8章 印制电路板（PCB）设计基础
第9章 PCB单面布线设计
0章 PCB双面布线设计
1章 设计规则及检查
2章 PCB报表与输出
附录 常用元器件图形符号
参考文献
作者介绍
文摘
序言
《电子设计自动化：理论、方法与实践》 前言 在当今飞速发展的电子信息时代，集成电路（IC）的设计和制造已成为推动科技进步的核心驱动力。从智能手机、高性能计算机到复杂的航空航天系统，无不依赖于精密的芯片设计。然而，随着集成电路规模的不断扩大和复杂度的指数级增长，依靠手工进行电路设计和验证已变得力不从心。电子设计自动化（EDA）技术的出现，如同一场革命，极大地提高了电子产品设计的效率、质量和可靠性，并显著缩短了产品上市周期。 本书旨在为读者提供一个全面深入的EDA技术学习体验，涵盖从基础理论到高级应用，再到实际项目实践的全过程。我们力求构建一个逻辑清晰、循序渐进的学习路径，帮助读者理解EDA工具的工作原理，掌握主流EDA软件的使用技巧，并最终能够独立完成复杂的电子系统设计任务。本书不仅适合电子工程、微电子学、计算机科学等相关专业的学生，也面向广大从事集成电路设计、FPGA开发、PCB设计等领域的工程师，以及对EDA技术感兴趣的业余爱好者。 第一章：电子设计自动化的基石 本章将从EDA的宏观视角出发，为读者构建一个完整的知识体系框架。我们将深入探讨EDA技术的起源、发展历程及其在现代电子产业中的关键作用。 EDA的定义与重要性： 详细阐述EDA的含义，强调其在提高设计效率、降低成本、优化性能、确保可靠性等方面的不可替代性。我们将通过生动的案例，说明EDA如何改变了电子产品的研发模式。 EDA工具链的构成： 介绍构成完整EDA工具链的各个环节，包括逻辑综合、物理设计、布局布线、仿真验证、时序分析、功耗分析等。我们将描绘出一幅EDA工具协同工作的蓝图，让读者对整个设计流程有一个清晰的认识。 EDA技术的发展趋势： 展望EDA技术的未来发展方向，例如人工智能在EDA中的应用、面向特定应用集成电路（ASIC）设计的智能化、高层次综合（HLS）、软硬件协同设计等。我们将探讨这些前沿技术如何进一步推动电子设计的边界。 EDA与集成电路设计流程： 详细介绍一个典型的集成电路设计流程，包括需求分析、架构设计、RTL编码、逻辑仿真、逻辑综合、静态时序分析（STA）、布局（Placement）、布线（Routing）、物理验证（DRC/LVS）、版图生成、流片（Tape-out）以及后仿等关键步骤。我们将强调EDA工具在每个环节中的具体应用。 第二章：硬件描述语言（HDL）——设计的语言 硬件描述语言是进行现代电子设计的基础，本书将重点介绍两种最主流的HDL：Verilog和VHDL。 Verilog HDL概述： 介绍Verilog的基本语法、数据类型、运算符、行为级建模、数据流建模和结构级建模。我们将通过大量实例，演示如何用Verilog描述组合逻辑和时序逻辑电路。 基本语法与结构： 模块（module）、端口（port）、赋值语句、数据类型（reg, wire, integer等）、运算符。 行为级建模： always块、if-else语句、case语句、for循环、while循环。 数据流建模： assign语句。 结构级建模： 实例化子模块。 常用Verilog语句详解： 详细讲解`module`, `input`, `output`, `wire`, `reg`, `assign`, `always`, `if`, `else`, `case`, `for`, `generate`等关键语句的功能与用法。 VHDL概述： 介绍VHDL的结构、实体（entity）、架构（architecture）、信号（signal）、变量（variable）、过程（process）等概念。我们将对比Verilog，展示VHDL的独特性，并说明其在某些领域的优势。 基本结构与组成： 实体声明、架构定义、库（library）、包（package）、使用子程序。 数据类型与运算符： 标准数据类型、用户自定义数据类型、逻辑运算符、算术运算符、关系运算符、移位运算符。 进程与并发语句： `process`语句、`concurrent signal assignment`。 VHDL的面向对象特性（初步）： 简要介绍VHDL在面向对象设计方面的潜力。 HDL综合性： 讲解HDL代码如何被综合器转换为门级网表。我们将强调编写可综合（Synthesizable）HDL代码的重要性，并介绍一些常见的不可综合用法及其危害。 可综合与不可综合的代码： 区分可以被综合为硬件逻辑的代码和不能被综合的代码。 综合器的优化策略： 介绍综合器如何进行逻辑优化、寄存器复制、时钟门控等。 编写高效可综合代码的技巧： 提供关于时序约束、同步设计、避免锁存器（Latches）等方面的实践建议。 HDL仿真与验证： 介绍如何使用仿真器对HDL代码进行功能验证，包括编写激励（testbench）和分析仿真波形。 Testbench的设计： 如何编写一个有效的testbench来驱动被测模块（DUT）并捕获其输出。 仿真工具的使用： 介绍主流仿真工具的基本操作，如波形查看、断点设置、事件驱动仿真原理。 验证方法学（初步）： 简要介绍一些基本的验证方法，如白盒测试、黑盒测试。 第三章：FPGA设计流程与实践 现场可编程门阵列（FPGA）以其灵活性和可重构性，成为原型验证、小批量生产和特定应用设计的理想选择。本章将详细介绍基于FPGA的设计流程。 FPGA概述： 介绍FPGA的内部结构，如查找表（LUT）、触发器（Flip-Flops）、可编程互连线、DSP模块、Block RAM等。我们将解释这些基本单元如何构成可编程逻辑。 FPGA的架构： 详细解析CLB（Configurable Logic Block）、IOB（Input/Output Block）、DCM/PLL（Digital Clock Manager/Phase-Locked Loop）等核心组件。 FPGA器件系列： 简要介绍主流FPGA厂商（如Xilinx, Intel/Altera）的不同器件系列及其特点。 FPGA开发工具链： 介绍主流FPGA厂商提供的开发套件，如Xilinx ISE/Vivado、Intel Quartus Prime。 项目创建与管理： 如何在新工具中创建项目，添加设计文件，设置目标器件。 综合与实现： 详解综合、布局、布线等步骤，并介绍如何解读综合报告和实现报告。 约束（Constraints）的设置： 重点讲解时序约束（UCF/XDC）、引脚约束（Pin Constraints）的重要性，以及如何设置它们以满足设计要求。 FPGA设计实例： 通过实际的FPGA设计项目，引导读者一步步完成设计。 LED闪烁器设计： 一个最基础的时序逻辑设计，用于熟悉FPGA开发流程。 UART通信模块设计： 一个稍微复杂但非常实用的通信接口设计，涉及异步通信原理。 简单的ADC/DAC接口设计： 演示如何与外部模数转换器/数模转换器进行交互。 视频处理模块（例如：图像翻转、灰度化）： 针对一些对并行处理有较高要求的应用，展示FPGA的优势。 FPGA验证与调试： 介绍FPGA设计的仿真、硬件调试方法，如ChipScope/SignalTap II的使用。 硬件调试工具： 深入讲解FPGA在线调试工具的使用方法，如何捕获内部信号，分析运行状态。 时序分析与优化： 如何通过STA报告识别时序违例，并采取措施进行优化，如流水线技术、逻辑复制、扇出优化。 功耗分析与优化： 介绍FPGA功耗的来源，以及如何通过软件和设计方法降低功耗。 IP核的使用与设计： 讲解如何利用FPGA开发工具提供的IP核，以及如何自己开发IP核。 IP核的种类与应用： 介绍常用的IP核，如内存控制器、处理器IP、通信接口IP等。 IP核定制与集成： 如何根据项目需求定制IP核参数，并将其集成到设计中。 第四章：ASIC设计流程与前端设计 与FPGA不同，ASIC（Application Specific Integrated Circuit）是一次性设计、大规模生产的专用集成电路。本章将重点介绍ASIC设计的前端流程。 ASIC设计流程概述： 对比FPGA，介绍ASIC设计从需求、架构、RTL、逻辑综合、静态时序分析到物理设计的完整流程。 RTL代码质量与可综合性： 再次强调编写高质量、可综合RTL代码的重要性，并深入探讨针对ASIC设计的一些特殊要求。 同步亚稳态（Metastability）的产生与避免： 详细分析亚稳态现象，并介绍握手协议、同步器等解决方法。 时钟域交叉（CDC）问题： 讲解不同时钟域之间数据传输带来的挑战，以及CDC的常用解决方法。 低功耗设计考虑： 介绍时钟门控、电源门控、动态电压频率调节（DVFS）等ASIC低功耗设计技术。 逻辑综合： 详解逻辑综合工具（如Synopsys Design Compiler, Cadence Genus）如何将RTL代码映射到目标工艺库（Technology Library）的门级网表。 工艺库（Technology Library）的概念： 介绍标准单元库、宏单元库、时钟树库等。 综合的输入与输出： RTL代码、时序约束、工艺库是综合的输入，门级网表是输出。 综合的目标与约束： 面积（Area）、时序（Timing）、功耗（Power）是综合的主要目标，介绍如何设定这些目标。 综合中的时序约束（SDC）： 详细讲解SDC文件的格式和常用约束命令，如`create_clock`, `set_input_delay`, `set_output_delay`, `set_max_delay`, `set_min_delay`。 静态时序分析（STA）： 介绍STA工具（如Synopsys PrimeTime, Cadence Tempus）如何分析设计时序，找出时序违例。 时序分析的基本概念： 建立时间（Setup Time）、保持时间（Hold Time）、时钟周期（Clock Period）、时钟偏移（Clock Skew）、时钟抖动（Clock Jitter）。 STA报告的解读： 如何从STA报告中找出关键路径，分析时序路径延迟，识别setup/hold违例。 时序优化策略： 介绍通过逻辑综合、布局布线、寄存器复制、流水线等手段来满足时序要求。 逻辑仿真与验证（详细）： 介绍多种验证技术，包括功能仿真、形式验证、覆盖率分析等，以确保设计的功能正确性。 形式验证（Formal Verification）： 介绍等价性检查（Equivalence Checking）和模型检查（Model Checking）等技术，它们无需仿真向量，能高效地证明设计属性。 覆盖率分析（Coverage Analysis）： 介绍代码覆盖率、功能覆盖率、断言覆盖率等，以及如何通过提高覆盖率来确保验证的完备性。 断言（Assertions）： 介绍SystemVerilog Assertions (SVA) 或Property Specification Language (PSL)，如何用断言来描述设计属性，并在仿真或形式验证中进行检查。 第五章：ASIC设计的后端设计 后端设计是将逻辑门级网表转化为物理版图的关键步骤，以实现电路的物理制造。 物理设计流程概述： 介绍物理设计的完整流程，包括放置（Placement）、时钟树综合（CTS）、布线（Routing）和优化。 放置（Placement）： 介绍逻辑单元和宏单元在芯片上的物理位置规划，以及如何考虑布线资源、功耗和性能。 全局放置与详细放置： 描述这两个阶段的不同目标和方法。 影响放置的因素： 信号线长度、功耗、温度、时序。 时钟树综合（Clock Tree Synthesis - CTS）： 详解CTS的目标是保证时钟信号以最小的偏斜（Skew）和不平衡（Unbalance）到达所有时序单元。 时钟偏斜与不平衡的危害： 解释为何它们会对设计时序产生严重影响。 CTS算法与技术： 介绍H-tree, Balanced Tree等时钟树结构。 时钟缓冲器的选择与优化： 如何选择合适的缓冲器，以及进行缓冲器尺寸优化。 布线（Routing）： 介绍如何将放置好的逻辑单元连接起来，形成完整的电路。 全局布线与详细布线： 描述这两个阶段的区别。 布线规则检查（Design Rule Check - DRC）： 介绍制造过程中必须遵守的物理规则。 布线拥塞（Congestion）的分析与解决： 探讨布线拥塞的成因，以及如何通过调整布局、布线算法来缓解。 物理验证（Physical Verification）： 介绍DRC、LVS（Layout Versus Schematic）等验证方法，确保物理版图与逻辑设计一致且符合制造规范。 DRC： 检查版图是否满足制造厂家的工艺规则，如线宽、线距、孔径等。 LVS： 比较提取出的版图网表与原始逻辑网表是否一致，确保设计正确性。 功耗分析（Power Analysis）： 介绍静态和动态功耗分析技术，以及如何优化设计以降低功耗。 动态功耗： 由电路开关活动引起，与开关频率、电压、负载电容有关。 静态功耗： 由漏电流引起，与工艺、温度、电压有关。 功耗优化技术： 门控时钟、多电压域、电源门控等。 版图后仿真（Post-Layout Simulation）： 介绍在完成物理设计后，使用提取出的寄生参数（Parasitic Parameters）进行更精确的时序和功耗仿真。 寄生参数提取： 介绍RC提取的概念，以及其对仿真的影响。 后仿真与前仿的区别： 强调后仿的精确度更高。 第六章：EDA工具的使用与技巧 本章将结合实际，介绍主流EDA工具的使用方法和一些高级技巧，让读者能够更好地将理论知识应用于实践。 主流EDA工具介绍： 简要介绍Cadence, Synopsys, Mentor Graphics等公司的主流EDA工具套件，如Cadence Virtuoso/Innovus/Genus, Synopsys Design Compiler/PrimeTime/ICC, Mentor Graphics QuestaSim/Calibre。 TCL脚本在EDA中的应用： 介绍TCL（Tool Command Language）作为一种强大的脚本语言，在自动化EDA流程中的作用，以及如何编写TCL脚本来提高效率。 设计约束的精细化管理： 深入讲解如何编写和管理复杂的约束文件，以满足日益严苛的设计要求。 调试技巧与问题排查： 总结在实际设计中遇到的常见问题，并提供有效的调试和问题排查方法。 版本控制与协作： 强调在团队开发中，版本控制系统（如Git）和协作流程的重要性。 第七章：前沿EDA技术与未来展望 随着技术的不断进步，EDA领域也在不断涌现新的技术和方法。 人工智能在EDA中的应用： 探讨机器学习、深度学习等AI技术如何应用于逻辑综合、布局布线、验证等EDA环节，以实现更智能、更高效的设计。 高层次综合（High-Level Synthesis - HLS）： 介绍如何使用C/C++/SystemC等高级语言来描述硬件，并通过HLS工具自动生成RTL代码。 软硬件协同设计： 探讨在SoC（System on Chip）设计中，软件与硬件如何协同进行开发和验证。 先进封装与三维集成： 介绍先进封装技术（如Chiplet）和三维集成电路（3D IC）对EDA工具和设计流程提出的新挑战。 附录 常用EDA术语表 参考资料与学习资源推荐 结语 电子设计自动化是一门博大精深的学科，本书仅仅是为大家打开了一扇通往这个精彩世界的门。我们希望通过本书的学习，读者能够掌握EDA设计的基本原理和关键技术，培养独立解决问题的能力，并对EDA技术在未来的发展充满信心。请记住，理论与实践相结合是掌握任何技术的最佳途径。愿本书成为您在EDA学习和职业生涯道路上的良师益友。
