EDA技术与FPGA应用设计（第2版） pdf epub mobi txt 电子书 下载 2025

简体网页||繁体网页

☆☆☆☆☆

张文爱，张博 著

图书标签:

• EDA
• FPGA
• 数字电路设计
• Verilog
• VHDL
• 可编程逻辑器件
• 硬件描述语言
• 电子设计自动化
• 集成电路
• 数字系统设计

出版社： 电子工业出版社

ISBN：9787121290220

版次：2

商品编码：11963152

包装：平装

丛书名： 电子信息科学与工程类专业规划教材

开本：16开

出版时间：2016-06-01

用纸：胶版纸

页数：280

字数：448000

正文语种：中文

内容简介

　　

本书主要内容包括CPLD/FPGA可编程逻辑器件介绍，可编程逻辑器件EDA开发软件使用，VHDL硬件描述语言设计方法和SOPC应用，实验和设计实践5大部分。第一部分CPLD/FPGA可编程逻辑器件主要介绍可编程器件结构原理、设计流程、常用芯片特点及选用；第二部分重点介绍目前国内外常用EDA软件isp Design EXPERT System、QuartusⅡ、ISE开发流程及ModelSim仿真应用；第三部分重点讲述VHDL语言基础、描述方法及设计实例；第四部分主要介绍DSP Builder、SOPC Builder、NiosⅡ应用及实例；第五部分介绍实验及课程设计内容。 本书可作为高等学校电子信息类、电气信息类各专业的教材，也可作为电子工程设计技术人员的参考书。

作者简介

张文爱，太原理工大学信息工程学院硕士生导师，主要研究方向有：智能信息处理、FPGA应用设计、嵌入式系统设计、自动控制系统应用设计等。

目录

第1章 可编程逻辑器件概述
1．1 数字逻辑电路设计与ASIC技术
1．1．1 数字逻辑电路设计方法
1．1．2 ASIC及其设计方法
1．2 PLD概述
1．2．1 PLD的发展
1．2．2 PLD的分类
1．3 PLD逻辑表示法
1．4 PLD的设计与开发
1．4．1 PLD的设计流程
1．4．2 PLD的开发环境
1．4．3 IP核复用技术
习题1
第2章 大规模可编程逻辑器件CPLD/FPGA
2．1 CPLD结构与工作原理
2．1．1 Lattice公司的CPLD器件系列
2．1．2 ispLSI 1016的结构
2．1．3 ispLSI系列器件的主要技术特性
2．1．4 ispLSI器件的设计与编程
2．2 FPGA内部结构与工作原理
2．3 CPLD/FPGA产品概述
2．3．1 Altera公司产品
2．3．2 Xilinx公司产品
2．3．3 Lattice公司产品
2．4 编程与配置
2．4．1 在系统可编程ISP
2．4．2 配置
2．5 CPLD与FPGA的比较和选用
习题2
第3章 常用EDA软件
3．1 isp Design EXPERT System编程软件
3．1．1 建立设计项目
3．1．2 原理图源文件输入
3．1．3 功能和时序仿真
3．1．4 器件适配
3．1．5 器件编程
3．1．6 VHDL源文件输入方法
3．2 Quartus II操作指南
3．2．1 建立设计工程
3．2．2 原理图源文件输入
3．2．3 编译
3．2．4 仿真验证
3．2．5 器件编程
3．2．6 VHDL设计输入方法
3．3 ISE开发软件
3．3．1 ISE概述
3．3．2 新建工程
3．3．3 新建VHDL源文件
3．3．4 波形仿真
3．3．5 设计实现
3．3．6 下载配置
3．4 ModelSim仿真软件
3．4．1 ModelSim与VHDL仿真概述
3．4．2 ModelSim仿真步骤
3．4．3 VHDL测试文件
习题3
第4章 VHDL语言基础
4．1 VHDL语言的基本组成
4．1．1 参数部分
4．1．2 实体部分
4．1．3 结构体部分
4．2 VHDL语言要素
4．2．1 文字规则
4．2．2 数据对象
4．2．3 VHDL中的数据类型
4．2．4 VHDL语言的运算符
4．2．5 VHDL的属性
习题4
第5章 VHDL基本描述语句
5．1 顺序语句
5．1．1 顺序赋值语句
5．1．2 IF语句
5．1．3 CASE语句
5．1．4 LOOP语句
5．1．5 NEXT语句
5．1．6 EXIT语句
5．1．7 WAIT语句
5．1．8 NULL语句
5．2 并行语句
5．2．1 并行信号赋值语句
5．2．2 PROCESS进程语句
5．2．3 元件例化语句
5．2．4 BLOCK块语句
5．2．5 GENERATE生成语句
习题5
第6章 子程序与程序包
6．1 子程序
6．1．1 函数
6．1．2 过程
6．2 程序包
6．2．1 程序包定义
6．2．2 程序包引用
6．2．3 常用预定义程序包
习题6
第7章 常用电路的VHDL描述
7．1 组合逻辑电路VHDL描述
7．1．1 基本门电路
7．1．2 编码器
7．1．3 译码器
7．1．4 数值比较器
7．1．5 数据选择器
7．1．6 算术运算
7．1．7 三态门电路
7．1．8 双向端口设计
7．2 时序逻辑电路VHDL描述
7．2．1 触发器
7．2．2 计数器
7．2．3 移位寄存器
7．2．4 状态机
7．3 存储器设计
7．3．1 ROM存储器设计
7．3．2 RAM存储器设计
习题7
第8章 宏功能模块与IP核应用
8．1 LPM_RAM
8．1．1 LPM_RAM宏模块定制
8．1．2 工程编译
8．1．3 仿真验证
8．1．4 查看RTL原理图
8．1．5 LPM_RAM应用
8．2 LPM_ROM宏模块
8．2．1 建立初始化数据文件
8．2．2 LPM_ROM宏模块配置
8．2．3 仿真验证
8．2．4 LPM_ROM模块调用
8．3 时钟锁相环宏模块
8．3．1 LPM_PLL宏模块配置
8．3．2 PLL模块调用
8．3．3 仿真验证
8．4 片内逻辑分析仪
8．4．1 新建逻辑分析仪设置文件
8．4．2 引脚锁定
8．4．3 编程下载
8．4．4 信号采样
习题8
第9章 DSP Builder应用
9．1 DSP Builder软件安装
9．2 DSP Builder设计实例
9．2．1 建立Simulink模型
9．2．2 模型仿真
9．2．3 模型编译
习题9
第10章 SOPC Builder应用
10．1 SOPC Builder
10．2 Nios II 综合设计实例
习题10
第11章 EDA技术实验
11．1 原理图输入方式
11．1．1 实验一 1位全加器
11．1．2 实验二 两位十进制计数器
11．2 VHDL文本输入方式
11．2．1 实验三 显示译码器
11．2．2 实验四 8位加法器
11．2．3 实验五 3线-8线译码器
11．2．4 实验六 十进制加法计数器
11．2．5 实验七 4位十进制计数显示器
11．2．6 实验八 用状态机实现序列检测器
第12章 综合设计
12．1 移位相加8位硬件乘法器
12．1．1 设计要求
12．1．2 设计原理
12．1．3 部分参考程序
12．1．4 设计步骤
12．1．5 设计报告
12．2 秒表
12．2．1 设计要求
12．2．2 设计原理
12．2．3 部分参考程序
12．2．4 设计步骤
12．2．5 设计报告
12．3 抢答器
12．3．1 设计要求
12．3．2 设计原理
12．3．3 部分参考程序
12．3．4 设计步骤
12．3．5 设计报告
12．4 数字钟
12．4．1 设计要求
12．4．2 设计方案
12．4．3 部分参考程序
12．4．4 设计步骤
12．4．5 设计报告
12．5 交通灯控制器
12．5．1 设计要求
12．5．2 设计原理
12．5．3 部分参考程序
12．5．4 设计步骤
12．5．5 设计报告
12．6 多路彩灯控制器
12．6．1 设计要求
12．6．2 设计方案
12．6．3 VHDL参考程序
12．6．4 设计步骤
12．6．5 设计报告
附录A DE2-115实验板引脚配置信息
参考文献

前言/序言

　　随着集成电路技术和EDA技术的快速发展，数字系统设计方法不断演变，由原来单一的硬件逻辑设计发展成3个分支：硬件逻辑设计、软件逻辑设计、专用集成电路设计（ASIC）。基于可编程逻辑器件的ASIC设计成为数字系统设计的重要分支，有关可编程逻辑器件的开发与应用的课程成为电子信息类、电气信息类各专业的必修课程。

基于PLD的EDA技术主要包括可编程逻辑器件知识、EDA开发软件、硬件描述语言、代表可编程器件最新发展的SOPC、实验和设计实践5大部分。本书主要介绍Lattice、Altera、Xilinx公司的CPLD、FPGA系列器件，以及与其配套的EDA工具软件isp Design EXPERT System、QuartusⅡ、ISE，硬件描述语言则介绍IEEE标准语言VHDL。

本书共12章，第1～2章介绍可编程逻辑器件的发展演变、结构特点、产品系列等，侧重于根据需要选择适当器件；第3章主要介绍常用EDA开发工具的设计流程及仿真、验证的操作步骤；第4～8章详细介绍VHDL语言基础、语句结构、设计方法、设计实例、子程序结构、宏与IP核的应用等；第9～10章主要介绍最新可编程器件SOPC的应用实践；第11～12章为实验和设计环节。

本书在编写时，力求理论体系全面完整、实用性强，便于快速掌握；程序设计先介绍整体结构，再介绍语言细节、常用描述方法；针对学生易混淆的概念、易犯的错误及技术要点、难点，穿插适当的设计实例及相应的习题；所附设计实例都经过设计验证，可直接引用，为便于阅读，附加了有效的注释。建议讲授课时40～60学时，实验课时12～20学时。

本书由张文爱编写第3、5章，张博编写第7、8章，乔学工编写第1章，梁风梅编写第2章，李鸿鹰编写第4章，冀小平编写第6章，阎高伟编写第9章，李瑞莲编写第10章，罗霄华编写第11章，李彦民编写第12章。全书最后由张文爱、张博修改定稿。

本书提供配套的电子课件和程序源代码，可登录华信教育资源网：www.hxedu.com.cn，注册后免费下载。

在本书第2版修订过程中，更新了PLD器件产品系列以及EDA开发软件的版本，增加了ModelSim仿真应用，对部分设计实例进行了删减。为方便实践环节的教学，补充了实验及设计章节。编写参阅了Lattice、Altera、Xilinx、Mentor Graphics等公司公开的技术资料，参考了许多相关的专著和教材，在此谨向相关公司和作者表示衷心的感谢。

由于编者水平有限，书中错漏和不足之处难免，殷切期望读者批评指正。

作者 　

2016年5月

《数字逻辑与组合电路设计基础》 本书致力于为读者构建坚实的数字逻辑基础，深入剖析组合电路的设计原理、方法与实现技术，并适时引入计算机辅助设计（CAD）工具的应用，旨在培养读者独立完成数字系统设计的能力。本书内容紧密围绕组合逻辑电路的核心概念展开，力求条理清晰，循序渐进，使不同背景的读者都能从中获益。 第一部分：数字逻辑基础 本部分将读者引入数字世界的大门，系统介绍数字逻辑设计的基石。 章节一：二进制数系统与编码 我们将从最基本的概念出发，详细讲解二进制数是如何表示和处理信息的。这包括二进制的定义、不同进制之间的转换（如十进制、八进制、十六进制），以及它们在计算机系统中的普遍应用。 随后，我们将深入探讨各种数据编码方式，如无符号数、带符号数的表示（原码、反码、补码），以及BCD码、ASCII码等。理解这些编码的原理对于后续的逻辑运算和数据传输至关重要。我们将通过丰富的实例，阐述不同编码在实际应用中的优缺点。 章节二：逻辑门与布尔代数 逻辑门是构成所有数字电路的基本单元。本章将详细介绍基本逻辑门，包括AND、OR、NOT门，以及它们的功能、逻辑符号和真值表。 在此基础上，我们将引入派生逻辑门，如NAND、NOR、XOR、XNOR门，并解释它们如何通过组合基本逻辑门来实现，以及它们在实际电路设计中的便捷性。 布尔代数是描述和分析数字逻辑电路的数学工具。我们将系统学习布尔代数的基本公理和定理，如交换律、结合律、分配律、德摩根定律等。掌握这些定律是进行逻辑化简和优化设计的关键。我们将通过大量的例题，演示如何运用布尔代数来简化复杂的逻辑表达式。 章节三：逻辑函数的表示与化简 逻辑函数是描述数字电路输入与输出之间关系的数学模型。本章将介绍逻辑函数的多种表示方法，包括卡诺图（Karnaugh Map，简称K-map）和逻辑真值表。 卡诺图是一种直观的图解方法，用于对逻辑函数进行化简。我们将详细讲解如何构建卡诺图，以及如何通过圈定相邻的1来提取最小项或最大项的乘积，最终得到简化后的逻辑表达式。我们将讨论不同变量数量的卡诺图绘制与化简技巧。 此外，我们还将介绍其他逻辑函数化简的方法，例如使用奎恩-麦克拉斯基（Quine-McCluskey）算法，它提供了一种系统性的方法来化简更复杂的逻辑函数，尤其适用于计算机程序化处理。本书将侧重于卡诺图的应用，并简要提及奎恩-麦克拉斯基算法作为一种补充。 第二部分：组合逻辑电路设计 在掌握了数字逻辑的基础知识后，本部分将带领读者深入探索组合逻辑电路的设计。组合逻辑电路由逻辑门组成，其输出仅取决于当前输入，不包含记忆功能。 章节四：组合逻辑电路的基本单元 我们将从最基础的组合逻辑电路单元开始，如编码器（Encoder）和译码器（Decoder）。编码器负责将多个输入信号转换为一个二进制代码，而译码器则执行相反的操作，将二进制代码转换为激活特定的输出线。我们将详细介绍通用编码器（如优先编码器）和通用译码器的结构与工作原理，并给出实际应用示例，例如键盘扫描、LED数码管驱动等。 多路选择器（Multiplexer，简称Mux）和多路分配器（Demultiplexer，简称Demux）是两种非常重要的组合逻辑电路。多路选择器根据选择信号从多个输入中选择一个传输到输出，而多路分配器则将一个输入信号导向多个输出中的一个。我们将深入分析它们的内部结构、工作模式，并探讨它们在信号路由、数据选择等方面的广泛应用。 加法器（Adder）是实现算术运算的核心电路。本章将详细介绍半加器（Half Adder）和全加器（Full Adder）的原理，以及如何通过它们构建多位二进制加法器，如行波进位加法器（Ripple Carry Adder，RCA）。我们还将简要介绍更快速的加法器结构，如超前进位加法器（Carry Lookahead Adder，CLA），以说明提高运算速度的设计思路。 章节五：时序特性与竞争-冒险现象 虽然组合逻辑电路的输出仅取决于当前输入，但实际电路中，信号传播需要一定的时间，即存在传播延迟。本章将讨论时序特性在组合逻辑电路中的影响，包括信号传播延迟的概念，以及它可能导致的输出不稳定问题。 竞争-冒险（Race Condition）是组合逻辑电路设计中一个非常关键且必须解决的问题。当输入信号同时到达多个逻辑门，但由于传播延迟的不同，导致信号在不同路径上传播的时间不一致，可能在输出端产生短暂的错误信号，即“冒险”。我们将深入分析竞争-冒险现象产生的原因，并重点介绍解决策略，如增加冗余项（Redundant Gates）来消除冒险。我们将通过具体例子，演示如何识别和消除竞争-冒险。 章节六：组合逻辑电路的设计流程与实例 本章将整合前面所学知识，系统地介绍一个完整的组合逻辑电路设计流程。这包括需求分析、功能描述（真值表或逻辑表达式）、逻辑化简、电路图绘制、以及最终的实现。 我们将通过一系列经典的组合逻辑电路设计实例，来巩固和提升读者的设计能力。这些实例可能包括： 简单的算术电路： 如两位乘法器、减法器。 比较器： 如比较两个二进制数的A>B, A