納米級集成電路係統電源完整性分析 epub pdf mobi txt 電子書 下載 2024

納米級集成電路係統電源完整性分析 epub pdf mobi txt 電子書 下載 2024

☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

納米級集成電路係統電源完整性分析 epub pdf mobi txt 電子書 下載 2024

类似图書 點擊查看全場最低價

---

內容簡介

進入21世紀以來，集成電路製造工藝的發展日新月異，目前已經進入到瞭前所未有的納米級階段。電源完整性作為係統級芯片設計的重要課題，直接影響到集成電路的可靠性、性能以及功耗。因此，本書作者以係統級電源完整性為切入點，深入探討瞭電源完整性的影響、時鍾産生及分布、輸入/輸齣單元中的電源完整性設計、電源完整性建模、溫度效應以及低功耗電源完整性設計等方麵的問題，並以IBMPOWER7+處理器芯片作為實例進行分析，後針對新型碳納米管互連元件在電源完整性中的應用做瞭簡要討論。

目錄

譯者序
原書前言
緻謝
作者簡介
本書作者及分工
第1章　集成電路電源完整性的重要性1
1.1　晶體管縮放和電源完整性退化過程1
1.1.1　恒定功率（ＣＰ）和恒定功率密度（ＣＰＤ）縮放下電源完整性3
1.1.2　低功耗設計及電源完整性退化4
1.1.3　集成電路中的電源網格噪聲5
1.1.4　電源完整性退化對Ｉ／Ｏ電路及信號完整性的影響8
1.2　電源完整性惡化的因素9
1.2.1　電源完整性退化對良率的影響9
1.2.2　減少電壓擴展和增加功率11
1.2.3　製造及封裝技術的增強和成本12
1.2.4　設計和驗證成本13
1.2.5　不可持續的能源浪費13
1.3　參考文獻14
第2章　電源和襯底噪聲對電路的影響15
2.1　電源噪聲和襯底噪聲15
2.2　路徑以及延遲單元和電源噪聲17
2.2.1　路徑延遲和電源噪聲之間的關係18
2.2.2　組閤單元延遲22
2.2.3　觸發器時間特性25
2.3　耦閤效應電路級時序分析28
2.3.1　難點28
2.3.2　電源噪聲的時間和空間的相關性30
2.3.3　統計噪聲模型32
2.3.4　個案分析34
2.4　模擬／射頻（ＲＦ）電路的噪聲影響37
2.4.1　電源噪聲37
2.4.2　襯底噪聲39
2.5　習題40
2.6　參考文獻40
第3章　電源完整性中的時鍾産生和分布42
3.1　時鍾延時、偏移以及抖動42
3.2　用於時鍾樹的互連元件46
3.2.1　互連元件的寄生器件46
3.2.2　電感的定義46
3.2.3　電感提取47
3.2.4　互連元件仿真53
3.2.5　專用的感性互連元件55
3.2.6　信號傳輸時間和電感58
3.3　時鍾樹結構及其仿真60
3.3.1　時鍾樹結構60
3.3.2　工業級時鍾分布網絡應用63
3.4　電源噪聲引起的時鍾偏移64
3.4.1　串行電路中的電源噪聲64
3.4.2　噪聲敏感的時鍾分布網絡仿真65
3.4.3　在電壓Ｖ和溫度Ｔ變化的情況下，時鍾偏移分析的實例66
3.4.4　與時鍾偏移和電源噪聲有關的其他工作71
3.5　時鍾産生71
3.5.1　對與電源完整性有關的鎖相環和延遲鎖相環的討論72
3.5.2　鎖相環結構73
3.5.3　準則1：將鎖相環與噪聲進行隔離74
3.5.4　準則2：將單端電路以及物理版圖設計為差分形式76
3.5.5　準則3：環路濾波器、偏置産生電路和壓控振蕩器的電源抑製比、
噪聲設計78
3.6　數據通信的時鍾提取80
3.6.1　開關式鑒相器80
3.6.2　數據恢復延遲鎖相環和相位插值器81
3.7　總結81
3.8　參考文獻81
第4章　Ｉ／Ｏ電路中的信號及電源完整性設計83
4.1　引言83
4.2　單端Ｉ／Ｏ電路設計84
目　　錄Ⅺ
4.2.1　同步開關輸齣噪聲84
4.2.2　測量的同步開關輸齣噪聲與仿真值的相關性87
4.2.3　片上電源分布網絡的測量以及全局電源分布網絡中的反諧振峰值89
4.2.4　信號完整性和電源完整性的聯閤仿真89
4.2.5　從專用集成電路芯片中所見的整體電源分布網絡阻抗93
4.2.6　頻域內的目標阻抗95
4.2.7　采用依賴於頻率目標阻抗的信號衰減估計98
4.3　差分Ｉ／Ｏ設計99
4.3.1　差分Ｉ／Ｏ電路的信號完整性建模99
4.3.2　差分傳輸綫、串擾噪聲和通孔的影響100
4.3.3　機織玻璃縴維的共模轉換101
4.4　三維係統級封裝中的電源完整性設計和評估105
4.4.1　寬總綫結構的優勢106
4.4.2　三種層疊芯片和三維係統級封裝配置107
4.4.3　完整的電源分布網絡阻抗及其對同步開關輸齣噪聲的影響113
4.5　總結118
4.6　參考文獻119
第5章　電源完整性退化及建模121
5.1　背景121
5.2　電源完整性建模123
5.2.1　闆級電源完整性123
5.2.2　封裝管殼的電源完整性124
5.2.3　片上電源網格完整性124
5.3　電源完整性分析125
5.4　頻域分析125
5.5　時域分析128
5.6　目標阻抗背景129
5.7　問題公式化130
5.8　最壞情況電源分布網絡輸齣電壓噪聲130
5.9　無可實現性限製的阻抗131
5.10　具有可實現性限製的阻抗133
5.10.1　一階阻抗133
5.10.2　二階阻抗134
5.11　實際電源分布網絡139
5.11.1　無等效串聯電阻的理想ＬＣ結構140
......

前言/序言

　　原書前言在20多年前的1990年，在一個帶狀記錄儀儀器裝配綫上我碰到一件觸動我的事情。在一批新記錄儀的測試階段，儀器電子控製闆上齣現瞭一些計數器不能計數的奇怪現象，問題的起源是計數器的供電電源存在較大並且相對高頻率的環路噪聲，在改進與上市中麵臨的壓力很大，這種噪聲産生的真正原因睏擾瞭生産、設計和研發組。這件事觸動瞭我，其實相當簡單，這些芯片供電電源網絡的高速振蕩電流導緻瞭使得儀器功能失效的這些噪聲，而這些噪聲可以通過在供電電源綫路上增加一個大的電感來得到減弱。一個手動製作的環狀鐵質電感通過串聯加入到電源綫路，電源不再如往常一樣發生振蕩，計數器按照設定進行工作，噪聲令人吃驚地被抑製掉瞭。我很快和製造平颱設計研發組的總裁一起開瞭設計總結會，作為當時的慣例，盡管我的設計方案非常前沿，像我這樣的年輕人還是沒有機會參與這種級彆的總結會的。那時人們生産瞭大量的鐵心電感産品，並且改變瞭設計方法，這使得錄音機的生産能以最短的時間嚮前推進。我從未清楚地去計算這種改進設計帶來的利益是多少，但是在計數器芯片數字電路中供電網絡采用一種低通濾波器之前，大量的串聯電感和去耦電容一起被使用，通過這些事實可以大概猜齣上述設計帶來的利益情況。這種設計改變瞭供電網絡的共振頻率，消除瞭采用這種電感器之前存在的一個共振，減弱瞭由於計數器采用整個電路係統專用頻率進行計數而激發的共振噪聲。
　　在大約20年以後的2010年，在為一個高速路由器芯片設計實現一個GHz級時鍾分配網絡的時候，作為老朋友的自感現象又齣現瞭。在常規設計中會完全忽略片上互連電感，隨著芯片頻率朝著每秒種十億個時鍾周期發展以及自感相關影響逐步深入到可以和全局時鍾分配的互連電感相比擬，我非常有興趣對這種現象進行研究。電感不僅能改善時鍾的上升和下降時間，從而降低時鍾抖動（jitter），通過對時鍾分配係統中時鍾驅動級中的過驅動延時進行仔細設計，能減少芯片的時鍾偏差（skew）。此外，也可能在將4GHz的時鍾芯片分配到芯片外圍的I／O電路時，降低電阻的趨膚效應。總之，對這種現象進行研究，可以大大地優化設計。
　　多年以後，waxingeloquent的在綫文章討論瞭在時鍾和功率分配網絡仿真中考慮電感的必要性，我在一篇研究性論文中提齣通過考慮互連電感，能很好地優化芯片中使用的金屬。通過包括電感、關鍵的互連細節信息的實際的物理布局仿真，能更深入地理解電源完整性優化、功耗和芯片，包括去耦電容物理布局。第一本關於集成電路的電源完整性分析和管理的書籍在2010年齣版，這本書的齣版是在我第一次碰到這種電感現象的20年之後。在這段時間我竟然耗費瞭很多心血去研究絕熱邏輯這一塊現在被放棄的領域，這個研究領域充滿草率的假設和采用簡化的RC模型，忽略任何電路的實際細節，如我認識20多年的電感問題。
　　通過這些情況，你也許能正確地判斷齣我正在對隨著集成電路特徵尺寸逐步縮小情況下的電源完整性問題進行研究，在片上互連評估和優化研究中將考慮電感的影響。但是，看到一些齣版物中繼續在功率網格的實際物理仿真中忽略電荷的流動慣性，采用一些近似和非物理的仿真方法，這會使讀者看不到電源完整性退化中的共振或者波的傳輸特性，甚至會決定瞭噪聲的峰值幅度。這種近似和有限層麵的分析將不可能察覺到一些瞬時的物理噪聲現象，如在水力學和光學物理頻譜中齣現的畸形波（指一種分布非常陡峭，峰值遠高於周圍的局域波）就屬於這種情況。這很好理解，對於一個給定的連續電磁頻譜，在光縴中能看到的畸形波，在電磁係統中也能看到，隻是在頻譜幅度小幾個數量級。在關於集成電路電源完整性的第一本書中揭示瞭片上功率網格中關於入射噪聲波的電容透鏡效應仿真，給本書很大的支持。電感和實際的物理效應會導緻明顯的延時，也會引起人們揭示芯片功率網格物理現象的興趣。假設互連網格沒有電感就如假設鍾擺沒有質量，係統不具有勢能和動能，換句話說，這是不可能的，這是一個非物理的係統。因此，我齣版的這本書但願能有助於現代電源完整性分析和驗證的物理仿真，在本書中采用瞭一些高級的抽象畫和基於物理現象的仿真方法。
　　本書也是第一次廣泛討論瞭學術界、工業界和實驗階段的關於電源完整性的一些成果，從電路和芯片設計者的觀點齣發討論說明電源完整性退化和它的復雜性。這本書也在一些細節上討論電源管理和低功耗設計對電源完整性退化的影響。先前的一些書關注建模、仿真和分析，對於設計者來說，可能更關注他們碰到的實際問題，尤其希望在設計早期就能關注一些細節問題，從而能對係統設計和工藝限製的問題提前想好對策。
　　在特徵尺寸達到納米級，3D集成的年代，集成電路設計中麵臨非常嚴酷的現實問題：電源完整性退化將帶來嚴格的限製，需要很多的理論和經驗知識來進行處理，這個問題將會由於在垂直方嚮上集成額外的有源電路而變得更加復雜。

納米級集成電路係統電源完整性分析 epub pdf mobi txt 電子書 下載 2024

納米級集成電路係統電源完整性分析 下載 epub mobi pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

类似图書 點擊查看全場最低價