內容簡介
《數字邏輯與數字集成電路(第2版)》係統地闡述數製和碼製、邏輯代數及邏輯函數化簡、基本邏輯電路及觸發器、各種集成化組閤邏輯電路的設計與應用、同步時序電路及異步時序電路的設計與分析、集成化時序電路、邏輯電路的參數、可編程邏輯電路等內容。
《數字邏輯與數字集成電路(第2版)》可作為高等學校計算機專業“數字邏輯”課程的教材,亦可供從事計算機、自動化及電子學方麵生産、科研人員及有關人員參考,《數字邏輯與數字集成電路(第2版)》還是學習“邏輯電路”課的參考書。
作者簡介
王爾乾,1935年生。1953年就讀於上海交通大學電機係,1956年轉學至清華大學電子計算機專業,1957年畢業後留校任教。期間曾任清華大學計算機係副主任、主任,計算機研究所所長等職,1987年受聘為教授。曾任北京市人民政府首屆至第4屆專業顧問,國傢教委高等學校計算機科學專業首屆教學指導委員會副主任,中國計算機學會理事,中國軟件行業協會常務理事等職。現任澳門科技大學資訊科技學院副院長。
長期從事電子綫路、數字邏輯、超大規模集成電路係統設計等方麵的教學工作,為本科生及研究生開設相關的課程,編著教材多本。
作為主要技術負責人,早期參加數控銑床研製、計算機用晶體管可靠性研究、晶體管參數自動測試等科研工作。20世紀70年代主持瞭TTL小規模集成電路係列、TTL中規模集成電路係列共24種電路的設計研製,參加瞭四種型號小型計算機係統的研製。80年代參加“麵嚮大規模集成電路的計算機輔助設計係統”等三項集成電路CAD係統的研製,以上項目分彆獲得國傢科技進步二等奬、國傢教委科技進步二等奬、電子部及國防科工委科技進步一等奬、北京市科技進步二等奬。與研究生、閤作者共同發錶論文十餘篇。
內頁插圖
目錄
第1章 數製和編碼
1.1 數製
1.1.1 二進製
1.1.2 八進製
1.1.3 十六進製
1.1.4 二進製與八進製、十六進製之間的轉換
1.1.5 二進製與十進製之間的轉換
1.2 編碼
1.2.1 帶符號的二進製數的編碼
1.2.2 帶小數點的數的編碼
1.2.3 十進製數的二進製編碼
1.2.4 格雷碼
1.2.5 字符編碼
習題
第2章 邏輯代數及邏輯函數的化簡
2.1 邏輯代數的基本原理
2.1.1 邏輯代數的基本運算
2.1.2 邏輯代數的基本公式、規則、附加公式
2.1.3 基本邏輯電路
2.2 邏輯函數的化簡
2.2.1 公式法化簡邏輯函數
2.2.2 圖解法化簡邏輯函數
2.2.3 單輸齣邏輯函數的錶格法化簡
2.2.4 多輸齣邏輯函數的錶格法化簡
2.2.5 包含任意項的邏輯函數的化簡
2.2.6 不同形式邏輯函數的變換及化簡
習題
第3章 集成門電路與觸發器
3.1 集成邏輯電路的分類
3.2 正邏輯和負邏輯的概念
3.3 TTL門電路
3.3.1 “與非”門
3.3.2 “與或非”門
3.3.3 “與”門
3.3.4 “異或”門和“異或非”門
3.3.5 三態門
3.4 觸發器
3.4.1 基本R-S觸發器
3.4.2 電位觸發方式的觸發器
3.4.3 邊沿觸發方式的觸發器
3.4.4 比較電位觸發器和邊沿觸發器
3.4.5 主一從觸發方式的觸發器
3.5 觸發器的開關特性及時鍾偏移
3.6 TTL係列
習題
第4章 組閤邏輯電路
4.1 譯碼器
4.1.1 變量譯碼器
4.1.2 碼製變換譯碼器
4.1.3 顯示譯碼器
4.2 數據選擇器
4.2.1 原理
4.2.2 常見的數據選擇器
4.2.3 數據選擇器的應用
4.3 編碼器
4.4 數字比較器
4.4.1 並行比較器的原理
4.4.2 “分段比較”的原理
4.5 算術邏輯運算單元
4.5.1 一位加法器
4.5.2 4位串行進位加法器
4.5.3 4位並行進位加法器
4.5.4 16位並行進位加法器
4.5.5 算術邏輯運算單元
4.5.6 超前進位擴展器
4.6 奇偶檢測電路
4.6.1 原理
……
第5章 同步時序電路
第6章 異步時序電路
第7章 可編程邏輯電路
參考文獻
前言/序言
本書自齣版以來,已經10次印刷瞭。令我們欣慰韻是本書已被不少高等學校計算機專業選為教材。在傾聽讀者意見以圾編者教學實踐的基礎上,考慮以下因素決定對原書作瞭修改和補充:
(1)考慮到隨機存儲器(RAM)器件與計算機係統的關係十分密切,結閤“計算機組成原理”課程來講解RAM器件,能更深刻地理解RAM器件的結構、時序及其在係統中的應用,從而事半功倍。
事實上,不少高校在“計算機組成原理”課程中是要重新講述RAM器件的。為瞭減少課程間內容不必要的重疊,經徵求部分教師意見,決定從本版中刪去有關RAM器件的內容。建議這部分內容在“計算機組成原理”課程中講授。
(2)為瞭適應可編程邏輯器件發展迅速和應用廣泛的趨勢,在本版中增加“通用陣列邏輯(GAL)器件”的內容,並把原書中刪去RAM後的第7章,改名為“可編程邏輯器件”。雖然規模更大的可編程器件不斷湧現,但在本版中隻選當前已得到廣泛應用的GAL來介紹。我們認為,掌握數字邏輯及數字集成電路基礎仍是同學們的主要任務。若有瞭計算機編程及計算機係統的有關知識,再通過·自學器件的技術資料是完全能掌握其原理和使用的,沒有必要也不可能在本書中對它們作一一介紹。
(3)增加非計算機專業關注的一些內容,如序列信號發生器等。
(4)改正瞭第一版中的錯誤。
編著者雖然從事於計算機教學和科研多年,積纍瞭本學科方麵一些理論和經驗,但當今計算機科學發展很快,對本課程的一些看法仍有不全麵之處,本書中的錯誤之處,懇請廣大讀者給予批評和指正,以便不斷提高。
探索信息時代的基石:從簡單邏輯門到復雜計算的演進 本書將帶領讀者踏上一段激動人心的旅程,深入探索構建現代數字世界的兩大核心基石——數字邏輯和數字集成電路。從最基礎的邏輯門操作原理,到構成我們日常生活中觸手可及的電子設備(如智能手機、計算機、汽車電子係統乃至人工智能芯片)的復雜集成電路設計,我們將逐層揭示其內在奧秘。這是一部旨在為初學者構建堅實理論基礎,同時為進階者提供深入洞察的指南。 第一部分:數字邏輯的語言——二進製與邏輯門 數字世界的語言是二進製,即0和1的組閤。本部分將從最根本的二進製數製及其運算(如加法、減法、乘法、除法)入手,讓讀者徹底理解信息如何在數字係統中被錶示和處理。隨後,我們將逐一剖析構成數字邏輯電路的最基本單元:邏輯門。 布爾代數:邏輯運算的數學基石。 我們將學習布爾代數的基本公理和定理,理解AND、OR、NOT、XOR、NAND、NOR等基本邏輯門的真值錶和邏輯功能。這些簡單的門電路是所有更復雜數字電路的“積木”。 組閤邏輯電路:瞬時響應的設計。 組閤邏輯電路的輸齣僅取決於當前的輸入,不包含記憶功能。我們將學習如何設計和分析各種組閤邏輯電路,例如: 編碼器與解碼器: 實現不同編碼格式之間的轉換,如BCD碼到七段數碼管顯示的轉換。 多路選擇器(Multiplexer, MUX)與多路分配器(Demultiplexer, DEMUX): 實現數據流的路由和選擇,是現代數字係統中數據傳輸的關鍵組件。 加法器與減法器: 實現基本的算術運算,是CPU等計算核心的基石。我們將從半加器、全加器到多位加法器,逐步理解算術邏輯單元(ALU)的設計原理。 比較器: 實現兩個數字的比較,用於條件判斷和控製。 奇偶校驗發生器與檢測器: 實現簡單的錯誤檢測功能,是數據傳輸可靠性的基礎。 邏輯函數的簡化: 學習如何使用卡諾圖(Karnaugh Map)和布爾代數方法來簡化復雜的邏輯函數,減少電路的復雜度和成本,提高性能。 第二部分:數字邏輯的記憶——時序邏輯電路 與組閤邏輯電路不同,時序邏輯電路的輸齣不僅取決於當前的輸入,還取決於電路 past 的狀態(即包含記憶功能)。這使得我們能夠構建能夠存儲信息、執行順序操作的電路。 觸發器(Flip-Flop): 時序邏輯的基本記憶單元。我們將深入學習SR觸發器、JK觸發器、D觸發器和T觸發器的結構、工作原理、狀態轉移圖和狀態錶。理解觸發器如何存儲單個比特的信息,是理解更復雜存儲器的基礎。 寄存器(Register): 由多個觸發器組成,用於存儲一組二進製數據。我們將學習移位寄存器(用於數據串並轉換)和並行寄存器(用於數據存儲)。 計數器(Counter): 能夠按照特定序列計數的狀態機。我們將學習同步計數器和異步計數器的設計,以及各種計數模式(如二進製計數、十進製計數、環形計數)。計數器在定時、分頻、序列發生器等方麵有著廣泛應用。 有限狀態機(Finite State Machine, FSM): 是描述具有有限個狀態的係統的數學模型。我們將學習如何設計摩爾型(Moore)和米利型(Mealy)有限狀態機,用於控製復雜的序列操作,例如交通信號燈控製器、自動售貨機邏輯等。 第三部分:數字集成電路的誕生與設計 在掌握瞭數字邏輯的原理之後,我們將進入數字集成電路(Integrated Circuit, IC)的領域,瞭解這些微型電路如何在芯片上得以實現。 半導體器件基礎: 簡要迴顧PN結、二極管和三極管(BJT)以及場效應管(MOSFET)的基本工作原理,它們是構成數字集成電路的物理基礎。 CMOS技術: 深入探討互補金屬氧化物半導體(CMOS)技術,這是當今數字集成電路設計中最主流的技術。我們將學習CMOS反相器、CMOS NAND門、CMOS NOR門的結構和工作原理,以及其在功耗和速度方麵的優勢。 基本邏輯門在CMOS中的實現: 學習如何使用CMOS晶體管來構建AND、OR、XOR等邏輯門,理解其內部結構和信號傳播。 集成電路的基本構成: 瞭解組閤邏輯電路(如全加器、多路選擇器)和時序邏輯電路(如觸發器、寄存器、計數器)在CMOS技術中的具體實現方式。 中大規模集成電路(MSI)與超大規模集成電路(LSI): 介紹集成電路上晶體管數量的不斷增長帶來的設計復雜度的提升,以及由此催生的各種標準邏輯芯片和微處理器等。 第四部分:深入設計與應用 本部分將進一步拓展數字邏輯和數字集成電路的應用視野,並介紹一些關鍵的設計概念和工具。 PLD(可編程邏輯器件)與FPGA(現場可編程門陣列): 介紹如何利用這些靈活的硬件平颱來實現自定義的數字邏輯功能。我們將探討CPLD和FPGA的基本結構、工作原理以及它們在原型驗證、快速開發和定製硬件解決方案中的重要作用。 硬件描述語言(HDL): 介紹Verilog或VHDL等硬件描述語言,它們是現代數字集成電路設計不可或缺的工具。通過HDL,設計師能夠以抽象的方式描述硬件的功能,然後由EDA(電子設計自動化)工具自動生成電路網錶,最終實現芯片的邏輯功能。 時序分析基礎: 理解時序約束、建立時間(Setup Time)和保持時間(Hold Time)等概念,它們對於確保數字電路在高速運行下的正確性至關重要。 可重用IP核與SOC(片上係統)概念: 探討現代集成電路設計中 IP核(Intellectual Property)的復用以及如何將多種功能集成到一個芯片上的SOC設計理念,這將為讀者理解現代處理器、GPU、DSP等復雜芯片的構建提供宏觀視角。 實際應用案例分析: 通過一些具體的應用場景,例如數字信號處理器(DSP)、微控製器(MCU)的核心邏輯、內存控製器、通信接口等,來展示數字邏輯和數字集成電路在實際産品中的應用,加深讀者的理解。 本書的特點: 循序漸進: 從最基礎的二進製和邏輯門開始,逐步深入到復雜的集成電路設計。 理論與實踐結閤: 在講解理論概念的同時,穿插瞭大量的設計實例和分析,幫助讀者理解如何將理論應用於實際。 語言清晰易懂: 避免使用過於晦澀的術語,力求用最清晰、最直觀的方式來闡述復雜的概念。 緊跟時代步伐: 涵蓋瞭當今數字電路設計領域的熱點技術和發展趨勢。 通過學習本書,讀者將能夠深刻理解數字信息是如何被處理和控製的,掌握設計和分析數字邏輯電路的基本方法,並對現代數字集成電路的構成和工作原理有全麵而深入的認識。無論您是電子工程、計算機科學專業的學生,還是對數字技術充滿好奇的愛好者,本書都將為您打開通往信息時代核心技術的大門,助您在數字世界中遊刃有餘。