手把手教你設計CPU——RISC-V處理器篇 自製cpu自主設計書籍 RISC-V架構開發教程 pdf epub mobi txt 電子書 下載 2025

係統介紹RISC-V指令集架構。

結閤實際RISC-V開源實例進行教學。

深入剖析RISC-V處理器的微架構以及代碼實現。

使讀者能夠快速掌握並輕鬆使用RISC-V架構處理器。

通過學習實例蜂鳥E200的Verilog代碼，您將能成為一名閤格的數字IC設計工程師。通過學習本書推薦的完整開源SoC平颱，您也可以快速搭建FPGA原型平颱，運行完整的軟件實例。

本書是一本介紹通用CPU設計的入門書，以通俗的語言係統介紹瞭CPU和RISC-V架構，力求為讀者揭開CPU設計的神秘麵紗，打開計算機體係結構的大門。

本書共分為四部分。第一部分是CPU與RISC-V的綜述，幫助初學者對CPU和RISC-V快速地建立起認識。第二部分講解如何使用Verilog設計CPU，使讀者掌握處理器核的設計精髓。第三部分主要介紹蜂鳥E203配套的SoC和軟件平颱，使讀者實現蜂鳥E203 RISC-V處理器在FPGA原型平颱上的運行。第四部分是附錄，介紹瞭RISC-V指令集架構，輔以作者加入的背景知識解讀和注解，以便於讀者理解。

本書不僅適閤CPU或芯片設計相關從業者閱讀使用，也適閤作為大中專院校相關師生學習RISC-V處理器設計（使用Verilog語言）和CPU設計的指導用書。

第 一部分  CPU與RISC-V綜述

第 1章  一文讀懂CPU之三生三世    2

1.1 眼看他起高樓，眼看他宴賓客，眼看他樓塌瞭——CPU眾生相    3

1.1.1  ISA——CPU的靈魂    4

1.1.2  CISC與RISC    5

1.1.3  32位與64位架構    6

1.1.4  ISA眾生相    6

1.1.5  CPU的領域之分    10

1.2 ISA請扛起這口鍋——為什麼國産CPU尚未足夠成功    12

1.2.1  MIPS係——龍芯和君正    12

1.2.2  x86係——北大眾誌、兆芯和海光    13

1.2.3  Power係——中晟宏芯    13

1.2.4  Alpha係——申威    14

1.2.5  ARM係——飛騰、華為海思、展訊和華芯通    14

1.2.6  背鍋俠ISA    15

1.3 人生已是如此艱難，你又何必拆穿——CPU從業者的無奈    17

1.4 無敵是多麼寂寞——ARM統治著的世界    18

1.4.1  獨樂樂與眾樂樂——ARM公司的盈利模式    18

1.4.2  小個子有大力量——無處不在的Cortex-M係列    21

1.4.3  移動王者——Cortex-A係列在手持設備領域的巨大成功    23

1.4.4  進擊的巨人——ARM進軍PC與服務器領域的雄心    25

1.5 東邊日齣西邊雨，道是無晴卻有晴——RISC-V登場    25

1.6 原來你是這樣的“薯片”——ARM的免費計劃    28

1.7 舊時王謝堂前燕，飛入尋常百姓傢——你也可以設計自己的處理器    28

第 2章  大道至簡——RISC-V架構之魂    29

2.1 簡單就是美——RISC-V架構的設計哲學    30

2.1.1  無病一身輕——架構的篇幅    30

2.1.2  能屈能伸——模塊化的指令集    32

2.1.3  濃縮的都是精華——指令的數量    32

2.2 RISC-V指令集架構簡介    33

2.2.1  模塊化的指令子集    33

2.2.2  可配置的通用寄存器組    34

2.2.3  規整的指令編碼    34

2.2.4  簡潔的存儲器訪問指令    34

2.2.5  高效的分支跳轉指令    35

2.2.6  簡潔的子程序調用    36

2.2.7  無條件碼執行    37

2.2.8  無分支延遲槽    37

2.2.9  零開銷硬件循環    38

2.2.10  簡潔的運算指令    38

2.2.11  優雅的壓縮指令子集    39

2.2.12  特權模式    40

2.2.13  CSR寄存器    40

2.2.14  中斷和異常    40

2.2.15  矢量指令子集    40

2.2.16  自定製指令擴展    41

2.2.17  總結與比較    41

2.3 RISC-V軟件工具鏈    42

2.4 RISC-V和其他開放架構有何不同    44

2.4.1  平民英雄——OpenRISC    44

2.4.2  豪門顯貴——SPARC    44

2.4.3  名校優生——RISC-V    45

第3章  亂花漸欲迷人眼——盤點RISC-V商業版本與開源版本    46

3.1 各商業版本與開源版本綜述    47

3.1.1  Rocket Core（開源）    47

3.1.2  BOOM Core（開源）    49

3.1.3  Freedom SoC（開源）    50

3.1.4  LowRISC SoC（開源）    50

3.1.5  PULPino Core and SoC（開源）    50

3.1.6  PicoRV32 Core（開源）    51

3.1.7  SCR1 Core（開源）    51

3.1.8  ORCA Core（開源）    51

3.1.9  Andes Core（商業IP）    52

3.1.10  Microsemi Core（商業IP）    52

3.1.11  Codasip Core（商業IP）    53

3.1.12  蜂鳥E200 Core與SoC（開源）    53

3.2 總結    53

第4章  開源RISC-V——蜂鳥E200係列超低功耗Core與SoC    54

4.1 與眾不同的蜂鳥E200處理器    55

4.2 蜂鳥E200簡介——蜂鳥雖小，五髒俱全    56

4.3 蜂鳥E200型號係列    57

4.4 蜂鳥E200性能指標    58

4.5 蜂鳥E200配套SoC    59

4.6 蜂鳥E200配置選項    60

第二部分  手把手教你使用Verilog設計CPU

第5章  先見森林，後觀樹木——蜂鳥E200設計總覽和頂層介紹    65

第6章  流水綫不是流水賬——蜂鳥E200流水綫介紹    78

第7章  萬事開頭難嗎—— 一切從取指令開始    88

第8章  一鼓作氣，執行力是關鍵——執行    117

第9章  善始者實繁，剋終者蓋寡——交付    161

第 10章  讓子彈飛一會兒——寫迴    170

第 11章  哈弗還是比亞迪——存儲器架構    178

第 12章  黑盒子的窗口——總綫接口單元BIU    203

第 13章  不得不說的故事——中斷和異常    217

第 14章  最不起眼的，其實是最難的——調試機製    246

第 15章  動如脫兔，靜若處子——低功耗的訣竅    260

第 16章  工欲善其事，必先利其器——RISC-V可擴展協處理器    276

第三部分  使用Verilog進行仿真和在FPGA SoC原型上運行軟件

第 17章  冒個煙先——運行Verilog仿真測試    292

第 18章  套上殼子上路——實現SoC和FPGA原型    302

第 19章  畫龍點睛——運行和調試軟件示例    321

第 20章  是騾子是馬？拉齣來遛遛——運行跑分程序    332

附錄部分  RISC-V架構詳述

附錄A  RISC-V架構指令集介紹    342

附錄B  RISC-V架構CSR寄存器介紹    374

附錄C  RISC-V架構的PLIC介紹    384

附錄D  存儲器模型背景介紹    392

附錄E  存儲器原子操作指令背景介紹    397

附錄F  RISC-V指令編碼列錶    400

附錄G  RISC-V僞指令列錶    404