基本信息 | |||
書 名 | 電子技術基礎 數字部分(第六版) | ||
外文書名 |
| 齣版社 | 高等教育齣版社 |
作 者 | 康華光 | 原作者 |
|
齣版時間 | 2014.01 | I S B N | 9787040380040 |
套裝書 |
| 引進版 |
|
裝 幀 | 平裝 | 版 次 | 6 |
字 數 | 820(韆字) | 配套資源 | |
頁 數 | 552 | 開 本 | 32開本 |
叢書係列 |
| ||
重點項目 |
| ||
獲奬信息 |
| ||
1 數字邏輯概論
1.1 數字信號與數字電路
1.1.1 數字技術的發展及其應用
1.1.2 數字集成電路的分類及特點
1.1.3 模擬信號和數字信號
1.1.4 數字信號的描述方法
1.2 數製
1.2.1 十進製
1.2.2 二進製
1.2.3 十一二進製之間的轉換
1.2.4 十六進製和八進製
1.3 二進製數的算術運算
1.3.1 無符號二進製數的算術運算
1.3.2 帶符號二進製數的減法運算
1.4 二進製代碼
1.4.1 二一十進製碼
1.4.2 格雷碼
1.4.3 ASCII碼
1.5 二值邏輯變量與基本邏輯運算
1.6 邏輯函數及其錶示方法
1.6.1 邏輯函數的幾種錶示方法
1.6.2 邏輯函數錶示方法之間的轉換
小結
習題
2 邏輯代數與硬件描述語言基礎
2.1 邏輯代數的基本定律和規則
2.1.1 邏輯代數的基本定律和恒等式
2.1.2 邏輯代數的基本規則
2.2 邏輯函數錶達式的形式
2.2.1 邏輯函數錶達式的基本形式
2.2.2 小項與小項錶達式
2.2.3 大項與大項錶達式
2.3 邏輯函數的代數化簡法
2.3.1 邏楫函數的簡形式
2.3.2 邏輯函數的代數化簡法
2.4 邏輯函數的卡諾圖化簡法
2.4.1 用卡諾圖錶示邏輯函數
2.4.2 用卡諾圖化簡邏輯函數
2.5 硬件描述語言VerilogHDL基礎
2.5.1 Verilog語言的基本語法規則
2.5.2 變量的數據類型
2.5.3 運算符及其優先級
2.5.4 Verilog內部的基本門級元件
2.5.5 Verilog程序的基本結構
2.5.6 邏輯功能的仿真與測試
小結
習題
3 邏輯門電路
3.1 邏輯門電路簡介
3.1.1 各種邏輯門電路係列簡介
3.1.2 開關電路
3.2 基本CMOS邏輯門電路
3.2.1 MOS管及其開關特性
3.2.2 CMOS反相器
3.2.3 其他基本CMOS邏輯門電路
3.2.4 CMOS傳輸門
3.3 CMOS邏輯門電路的不同輸齣結構及參數
3.3.1 CMOS邏輯門的保護和緩衝電路
3.3.2 CMOS漏極開路門和三態輸齣門電路
3.3.3 CMOS邏輯門電路的重要技術參數
3.4 類NMOS和BiCMOS邏輯門電路
3.4.1 類NMOS門電路
3.4.2 BiCMOS門電路
3.5 TTL邏輯門電路
3.5.1 BJT的開關特性
3.5.2 TTI反相器的基本電路
3.5.3 改進型TTL門電路——抗飽和TTL門電路
3.5.4 TTL係列門電路特性參數比較
3.6 ECL邏輯門電路
3.7 邏輯描述中的幾個問題
3.7.1 正負邏輯問題
3.7.2 基本邏輯門的等效符號及其應用
3.8 邏輯門電路使用中的幾個實際問題
3.8.1 各係列邏輯門電路之間的接口問題
3.8.2 邏輯門電路驅動其他負載時的接口
3.8.3 抗乾擾措施
3.8.4 CMOS通用邏輯電路中的小尺寸邏輯和寬總綫係列
3.9 用VerilogHDL描述CMOS門電路
3.9.1 CMOS門電路的Verilog建模
3.9.2 CMOS傳輸門電路的Verilog建模
小結
習題
4 組閤邏輯電路
4.1 組閤邏輯電路的分析
4.1.1 組閤邏輯電路的定義
4.1.2 組閤邏輯電路的分析方法
4.2 組閤邏輯電路的設計
4.2.1 組閤邏輯電路的設計過程
4.2.2 組閤邏輯電路的優化實現
4.3 組閤邏輯電路中的競爭冒險
4.3.1 産生競爭一冒險的原因
4.3.2 消去競爭一冒險的方法
4.4 若乾典型的組閤邏輯電路
4.4.1 編碼器
4.4.2 譯碼器/數據分配器
4.4.3 數據選擇器
4.4.4 數值比較器
4.4.5 算術運算電路
4.5 組閤可編程邏輯器件
……
5 鎖存器和觸發器
6 時序邏輯電路
7 半導體存儲器
8 CPLD和FPGA
9 脈衝波形的變換與産生
10 數模與模數轉換器
11 數字設計基礎
參考文獻
《電子技術基礎:數字部分(第六版)/“十二五”普通高等教育本科規劃教材·麵嚮21世紀課程教材》被評為“十二五”普通高等教育本科規劃教材。上一版為普通高等教育“十五”規劃教材,第四版為麵嚮21世紀課程教材,榮獲2002年全國普通高等學校教材一等奬。
本次修訂弱化瞭中規模集成芯片的應用,將組閤與時序單元電路作為宏模型介紹,加強應用FPGA、CPLD進行數字設計的內容。加強低電源電壓器件及其接口內容,消減TTL係列的內容。增加CMOS通用電路中小邏輯與寬總綫內容的介紹。加強應用Verilog語言描述組閤及時序單元電路的例題。
全書共11章,分彆是:數字邏輯概論,邏輯代數與硬件描述語言基礎,邏輯門電路,組閤邏輯電路,鎖存器和觸發器,時序邏輯電路,半導體存儲器,CPLD和FPCA,脈衝波形的變換與産生,數模與模數轉換器,數字設計基礎。附錄中列齣EDA工具QuaItusⅡ9.0簡介,電氣簡圖用圖形符號——二進製邏輯單元(CB/T4728.12-1996)簡介,常用邏輯符號對照錶。
《電子技術基礎:數字部分(第六版)/“十二五”普通高等教育本科規劃教材·麵嚮21世紀課程教材》可作為高等學校電氣類、電子信息類、自動化類等“數字電子技術基礎”課程的教材,也可供相關工程技術人員參考。
評分
評分
評分
評分
評分
評分
評分
評分
本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度,google,bing,sogou 等
© 2025 book.tinynews.org All Rights Reserved. 静思书屋 版权所有