《Cadence高速電路闆設計與仿真(第5版)――信號與電源完整性分析》以Cadence Allegro SPB 16.6為基礎,以具體的高速PCB為範例,詳盡講解瞭IBIS模型的建立、高速PCB的預布局、拓撲結構的提取、反射分析、串擾分析、時序分析、約束驅動布綫、後布綫DRC分析、差分對設計等信號完整性分析,以及目標阻抗、電源噪聲、去耦電容器模型與布局、電源分配係統、電壓調節模塊、電源平麵、單節點仿真、多節點仿真、直流分析、交流分析、模型提取等電源完整性分析內容。
周潤景教授,IEEE/EMBS會員,中國電子學會高級會員,航空協會會員,主要研究方嚮是高速數字係統的信號與電源完整性聯閤設計與優化,具有豐富的數字電路、傳感器與檢測技術、模式識彆、控製工程、EDA技術等課程的教學經驗。
還可以的吧。。。。
評分好。
評分京東做活動買的,還可以!
評分還行
評分Cadence高速電路闆設計與仿真(第5版)――信號與電源完整性分析
評分一如既往地好評!!!
評分書很好,很有參考價值,正版書籍
評分書挺好,但是沒有包裝,直接放到塑料袋中,書腳都磕壞瞭,很不開心!!
評分東西很好,比較實用!
本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度,google,bing,sogou 等
© 2025 book.tinynews.org All Rights Reserved. 静思书屋 版权所有