高性能小數分頻頻率閤成技術 pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

劉祖深 著

圖書標籤:

• 頻率閤成
• 小數分頻
• PLL
• 射頻電路
• 模擬電路
• 數字電路
• 通信係統
• 低功耗設計
• 高性能電路
• 集成電路設計

齣版社： 西安電子科技大學齣版社

ISBN：9787560644035

版次：1

商品編碼：12121509

包裝：平裝

開本：16開

齣版時間：2017-03-01

用紙：膠版紙

頁數：340

字數：517000

正文語種：中文

內容簡介

　　《高性能小數分頻頻率閤成技術》主要介紹高性能小數分頻頻率閤成技術的基本原理和實現方法，重點介紹瞭模擬相位內插（API）和∑－△調製小數分頻等核心技術，以及具體實現方案；也對實現小數頻率的各種模型設計、結構寄生與隨機化模型設計、剩餘量化噪聲抑製和充電泵失配誤差成型等關鍵技術進行瞭深入討論。
　　《高性能小數分頻頻率閤成技術》內容深入淺齣，敘述通俗易懂，可為從事頻率閤成器技術研究與産品開發的工程技術人員、碩士和博士研究生提供參考。

作者簡介

　　劉祖深，1961年11月齣生，安徽蚌埠人，研究員級工程師。享受國務院政府特貼專傢。現任中國電子科技集團公司首席專傢、軍委裝備發展部軍用測試儀器專傢組成員、軍用測試儀器標準化技術委員會委員、國傢科技計劃高新領域項目網評專傢組成員、新一代移動通信測試驗證國傢工程實驗室委員會委員、國防科技重點實驗室學術委員會委員、安徽省重點實驗室學術委員會副主任委員。1983年在南京大學獲學士學位。2005年於空軍工程大學獲博士學位，中北大學特聘碩士研究生導師。從事微波頻譜分析儀、噪聲係數測試儀、射頻捷變頻信號發生器、通信綜閤測試儀、TD－SCDMA贈強技術終端綜閤測試儀、TD－LTE無綫綜閤測試儀、TD－LTE空口監測儀、TD－LTE射頻一緻性測試係統等的研究與開發工作。曾獲省部級科技進步一等奬3項、二等奬8項、三等奬3項。擁有6項國傢發明專利。榮獲載人航天工程信息産業部個人二等功、神州七號載人航天飛行任務中電集團先進個人榮譽。發錶學術論文數十篇，齣版閤*專*《現代電子測試技術》、《現代通信測量儀器》和《數字通信測量儀器》等多部。

目錄

第一章 鎖相環與頻率閤成器技術基礎
1．1 鎖相環基本工作原理與綫性相位模型
1．2 鎖相環的基本性能
1．2．1 窄帶濾波特性
1．2．2 環路的同步與捕獲特性
1．2．3 環路的暫態響應特性
1．3 環路對各種噪聲的綫性過濾
1．4 CP-PLL的s域綫性相位模型
1．5 電荷泵型鎖相環的z域模型
1．6 振蕩器相位噪聲模型
1．6．1 噪聲電壓功率譜密度與相位噪聲功率譜密度的關係
1．6．2 反饋型振蕩器與相位噪聲功率譜密度
1．6．3 負阻型振蕩器與小信號非時變相位噪聲模型
1．6．4 差分LC振蕩器與大信號綫性時變模型
1．7 相位噪聲與時間抖動的轉換關係
1．8 環路輸齣抖動的z域分析
1．8．1 VCO造成環路輸齣的抖動
1．8．2 輸入白噪聲造成環路輸齣的抖動
1．8．3 參考信號造成環路輸齣的抖動
1．9 頻率閤成技術基礎
1．9．1 直接模擬頻率閤成技術
1．9．2 直接數字頻率閤成技術
1．9．3 鎖相環間接頻率閤成技術
1．9．4 DDS+PLL混閤頻率閤成技術
1．9．5 頻率閤成技術專利統計

第二章 模擬相位內插（API）小數分頻技術
2．1 小數分頻原理模型與尾數調製
2．2 幾種通用DAC的基本結構與工作原理
2．2．1 電壓定標型DAC
2．2．2 電荷定標型DAC
2．2．3 電流定標型DAC
2．2．4 ∑-△調製型DAC
2．3 基於API補償的PFD與充電泵係統設計方案
2．4 基於脈寬調製的API補償方案
2．5 小數分頻的暫態乾擾與固有非綫性
2．5．1 實時補償的暫態乾擾
2．5．2 小數分頻的固有非綫性
2．6 基於采樣-保持的時分API補償設計方案
2．6．1 采樣-保持單元與環路綫性模型
2．6．2 時分API補償模型設計
2．6．3 N計數器與定時觸發電路原理
2．7 兩點調製與數字化調頻
2．7．1 基於相位調製器的兩點調頻
2．7．2 基於參考調製的兩點調頻
2．7．3 基於濾波器前後注入的兩點調頻
2．7．4 數字化調頻

第三章 ∑-△調製小數N頻率閤成技術
3．1 ∑-△調製A／D變換器基本原理
3．2 ∑-△調製器MASH模型
3．3 小數分頻∑-△調製模型與環路輸齣相位噪聲
3．4 基於MASH模型的小數分頻器結構設計與實現
3．4．1 3階∑-△調製小數N分頻器
3．4．2 ∑-△調製小數分頻器的工作時鍾考慮
3．4．3 ∑-△調製器與PFD乾擾考慮及環路測試
3．5 前饋式單環∑-△調製器結構方案
3．5．1 具有前饋和反饋的過采樣內插調製A／D變換器原理與結構
3．5．2 前饋式單環∑-△調製器
3．5．3 幾種典型的前饋係數與傳遞函數
3．6 混閤型和多環結構∑-△調製器
3．6．1 混閤型結構∑-△調製器
3．6．2 多環結構∑-△調製器
3．6．3 切比雪夫型∑-△調製器
3．7 基於多種級聯組閤的高階MASH模型
3．7．1 MASH 2-1型3階∑-△調製結構模型
3．7．2 MASH 2-2型4階∑-△調製結構模型
3．7．3 MASH 2-1-1型4階∑-△調製結構模型
3．7．4 具有定標的MASH 2-1-1型4階∑-△調製結構模型
3．8 幾種∑-△調製器的噪聲成型特性與結構寄生對比
3．9 基於HK-EFM與SP-EFM模型的高階∑-△調製器
3．9．1 HK-EFM模型
3．9．2 HK-EFM-MASH模型與傳遞函數
3．9．3 HK-EFM-MASH的定標與修正
3．9．4 SP-EFM模型
3．9．5 SP-EFM-MASH模型與傳遞函數
3．1 0 半周期∑-△調製器結構方案

第四章 ∑-△調製器的結構寄生與隨機模型
4．1 近代數學與數論基礎
4．2 量化器結構寄生的數學描述
4．3 ∑-△調製器MASH模型序列長度分析
4．3．1 1階EFM模型和輸齣序列長度分析
4．3．2 2階MASH-1模型序列長度分析
4．3．3 3階MASH-1-1模型序列長度分析
4．4 基於素數模量化器的HK-EFM-MASFI模型序列長度分析
4．4．1 單級HK-EFM的序列長度
4．4．2 2階和高階HK-EFM-MASH模型輸齣序列長度
4．5 基於量化輸齣參與運算的SP-EFM-MASH模型序列長度分析
4．5．1 高階SP-EFM-MASH模型輸齣序列長度
4．5．2 基於位數擴展的SP-EFM-MASH模型輸齣序列長度
4．6 多電平量化器EFM模型與序列長度分析
4．6．1 1階EFM模型輸齣序列長度．-
4．6．2 2階EFM模型輸齣序列長度
4．6．3 3階EFM模型輸齣序列長度
4．6．4 4階EFM模型輸齣序列長度

第五章 基於抖動的SDM模型與輸齣序列長度
5．1 僞隨機序列基礎
5．1．1 基於LFSR的僞隨機序列發生器
5．1．2 m序列的特性
5．2 抖動序列與多重求和的奇偶性
5．2．1 抖動序列K值的奇偶性
5．2．2 抖動序列K’值的奇偶性
5．3 基於抖動的MASt{模型序列周期分析
5．3．1 基於dm1[n]抖動的MASH 1-1-1模型序列周期分析
5．3．2 基於dm2[n]抖動的MASH 1-1-1模型序列周期分析
5．3．3 基於dm3[n]抖動的MASH 1-1-1模型序列周期分析
5．3．4 注入±1方波調製抖動的sDM模型與序列長度
5．3．5 僞隨機抖動序列成型處理

第六章 剩餘量化噪聲抑製與cP泵失配誤差成型技術
6．1 剩餘量化噪聲的獲取和抑製技術
6．1．1 小數環中的剩餘量化噪聲
6．1．2 MASH結構中剩餘量化噪聲的獲取與抵消方案
6．1．3 多環結構中剩餘量化噪聲的獲取與抵消方案
6．2 動態單元匹配（DEM）技術
6．2．1 並行多比特DAC結構原理與失配誤差
6．2．2 動態單元匹配原理與失配成型
6．3 分段失配成型技術
6．3．1 段失配及成型原理
6．3．2 1階段失配噪聲成型
6．3．3 2階段失配噪聲成型
6．3．4 3階段失配噪聲成型
6．4 剩餘量化誤差抵消通道的信號處理模型
6．4．1 抵消通道的增益失配
6．4．2 抵消DAC電流脈衝持續時間的誤差
6．4．3 再量化和段失配噪聲的影響
6．5 基於FIR濾波技術的剩餘量化噪聲抑製
6．5．1 基於FIR濾波器的剩餘量化噪聲抑製原理與框圖
6．5．2 一種降低延時誤差的改進型實現方案
6．6 小數N鎖相環中充電泵的誤差與非綫性效應
6．6．1 充電泵的誤差及來源
6．6．2 失配誤差的非綫性效應
6．7 充電泵綫性化技術
6．7．1 Pedestal充電泵綫性化技術
6．7．2 NMES失配誤差成型技術
6．7．3 PMES失配誤差成型技術

第七章 微波毫米波頻率閤成信號發生器技術方案
7．1 信號發生器的主要技術參數
7．1．1 頻率特性
7．1．2 輸齣特性
7．1．3 調製特性
7．1．4 掃描特性
7．2 基於FLL+PLL的射頻捷變頻信號發生器
7．2．1 整機基本工作原理
7．2．2 延時鑒頻器及傳遞函數
7．2．3 FLL+PLL方案設計及相位噪聲傳遞函數
7．2．4 頻率捷變特性
7．3 250 kHz～67 GHz微波毫米波頻率閤成信號發生器
7．3．1 整機基本工作原理
7．3．2 3～10 GHz波段頻率閤成器設計方案
7．3．3 低頻段和微波毫米波頻段的擴展
7．4 75～110 GHz／110～170 GHz BWO基波頻率閤成信號發生器
7．4．1 係列化BWO頻率閤成信號發生器整機方案
7．4．2 毫米波頻率閤成相位噪聲傳遞模型
7．4．3 高分辨率毫米波頻率閤成信號發生器整機方案
參考文獻

《數字信號處理中的現代時鍾同步技術》 書籍簡介 在當今瞬息萬變的電子通信和數字處理領域，精準而穩定的時鍾信號是所有係統正常運行的基石。從高速數據傳輸到復雜的信號處理，從蜂窩網絡到航空航天設備，無不依賴於可靠的時鍾同步。本書《數字信號處理中的現代時鍾同步技術》深入探討瞭實現這一關鍵目標的先進方法和前沿技術，旨在為讀者構建一個全麵而深入的理解框架，涵蓋從基礎理論到實際應用的全過程。 本書首先從數字信號處理（DSP）的核心概念入手，闡述瞭時鍾信號在DSP係統中的 fundamental 作用，以及同步誤差可能帶來的災難性後果。我們將詳細解析時鍾抖動（Jitter）、相位噪聲（Phase Noise）等關鍵指標，並介紹它們對數字係統性能的影響，例如誤碼率（BER）的增加、信噪比（SNR）的下降、以及數據采樣錯誤的發生。讀者將瞭解到，即使是微小的時鍾偏差，在高速係統中也可能導緻信號完整性問題，從而影響整個係統的可靠性和穩定性。 接著，本書將係統地梳理和剖析現代時鍾同步技術的發展脈絡。我們將從經典的鎖相環（PLL）和延遲鎖相環（DLL）技術講起，深入解析其工作原理、環路濾波器的設計、以及在不同應用場景下的優化策略。讀者將學習到如何根據具體需求選擇閤適的PLL/DLL架構，如何進行關鍵參數的計算和仿真，以及如何處理諸如捕獲範圍（Lock Range）、跟蹤範圍（Tracking Range）和瞬態響應（Transient Response）等工程實踐中的常見問題。 在PLL/DLL的基礎上，本書將重點介紹近年來在高性能數字係統設計中扮演越來越重要角色的數字鎖相環（DPLL）和混閤信號鎖相環（HPLL）技術。DPLL通過純數字邏輯實現環路控製，具有高度的可編程性和集成性，能夠適應復雜的動態環境。我們將詳細介紹DPLL的幾種主流實現方式，包括電荷泵型DPLL（CP-DPLL）、環形振蕩器型DPLL（RO-DPLL）等，並討論其在低功耗、高精度應用中的優勢。HPLL則結閤瞭模擬PLL的低噪聲特性和數字PLL的靈活性，是實現極低相位噪聲時鍾的關鍵。本書將深入剖析HPLL的架構設計，包括電荷泵、壓控振蕩器（VCO）、環路濾波器以及數字控製器的協同工作，並探討其在高性能通信係統中的應用。 此外，針對現代通信係統對時鍾信號提齣的更高要求，本書還將專門闢章節討論過采樣（Oversampling）、抽取（Decimation）和插值（Interpolation）等數字信號處理技術在時鍾同步中的應用。通過過采樣，我們可以提高信號的信噪比，從而為後續的精細化同步操作提供更好的基礎。抽取和插值技術則在數據速率轉換和信號重構中發揮著關鍵作用，它們與時鍾同步機製緊密結閤，共同保證瞭係統數據的正確性和連續性。 本書的另一個重要亮點是對各種非理想因素的處理和補償。在實際的硬件係統中，噪聲、溫度變化、電源波動以及器件的老化都會對時鍾信號的穩定性産生影響。本書將詳細介紹如何通過數字信號處理算法來識彆和補償這些影響，例如使用自適應濾波器來抑製噪聲，以及利用校準算法來消除器件的工藝和溫度偏差。讀者將瞭解到如何設計魯棒的同步係統，使其能夠在惡劣的工作環境下依然保持高性能。 在實際應用方麵，本書將匯集多個典型場景，展示現代時鍾同步技術的具體應用。我們將深入分析在高速串行通信接口（如PCIe、USB、SerDes）中，如何利用先進的同步技術實現可靠的數據傳輸；在軟件定義無綫電（SDR）和數字調製解調器（Modem）的設計中，如何精確控製采樣時鍾和載波頻率；在高性能數據采集和儀器儀錶領域，如何保證測量結果的準確性和重復性；以及在嵌入選址係統（Embedded Systems）中，如何實現低功耗、高精度的時鍾管理。 為瞭幫助讀者更好地理解和掌握相關技術，本書在每個章節都配備瞭豐富的理論推導、清晰的框圖、以及具有代錶性的仿真實例。我們鼓勵讀者動手實踐，通過搭建仿真平颱或實際硬件驗證所學知識。本書的附錄部分還將提供一些常用的EDA工具的使用技巧，以及相關的標準化文檔的導讀，為讀者提供進一步的學習資源。 《數字信號處理中的現代時鍾同步技術》適閤於通信工程、電子工程、計算機工程等專業的本科生、研究生，以及從事相關領域研發工作的工程師和技術人員。本書的目標是幫助讀者建立起對時鍾同步技術的深刻認知，掌握設計和實現高性能時鍾同步係統的關鍵技能，從而在快速發展的數字電子領域取得更大的成就。本書所包含的內容，均是基於嚴謹的科學理論和大量的工程實踐經驗，旨在為讀者提供一份權威、實用、前沿的技術指南。

評分☆☆☆☆☆

我猜想，這本書的讀者群體應該是比較廣泛的，既包括在校的電子工程專業學生，也包括已經工作多年的射頻工程師。對於學生而言，這本書提供瞭一個深入學習小數分頻技術的絕佳機會，能夠幫助他們構建紮實的理論基礎，為將來的科研或工程實踐打下堅實基礎。而對於經驗豐富的工程師來說，這本書可能是一個查漏補缺、瞭解最新技術動態的寶貴資源。我特彆希望能看到書中能夠討論一些在實際設計中遇到的棘手問題，比如雜散信號的抑製、相位噪聲的分析與降低、功耗的優化策略，以及如何應對不同工藝下的器件差異等。這類貼近實際工程經驗的內容，往往比單純的理論公式更有價值，更能幫助工程師解決實際生産中的難題。

評分☆☆☆☆☆

從書名來看，這本書應該會非常注重邏輯性和係統性。首先，它可能會從小數分頻的基本概念和曆史發展講起，然後逐步深入到各種具體的技術實現方案。我期待它能夠清晰地闡述整數分頻和各種小數分頻方法的區彆和聯係，比如電荷泵小數分頻、Sigma-Delta小數分頻等。然後，對於每一種技術，書中可能會詳細介紹其工作原理、電路結構、設計流程以及關鍵的性能參數。我尤其關注書中是否會提供一些數學模型來描述和分析小數分頻器的性能，比如頻率分辨率、相位纍積誤差、抖動和相位噪聲等。如果還能結閤一些實際的仿真軟件，比如Cadence、ADS等，來展示設計過程中的一些關鍵步驟，那這本書的實用價值將大大提升。

評分☆☆☆☆☆

關於這本書的評價，我腦海中浮現的是它可能在實際應用層麵給齣詳盡的指導。畢竟，理論再好，也需要落地的解決方案。我猜測這本書很可能包含瞭不同類型的小數分頻器設計實例，從早期的基於電荷泵的設計，到後來的DDS（直接數字頻率閤成）與PLL（鎖相環）的結閤，甚至是更前沿的Sigma-Delta調製器應用，都有可能在書中進行深入的講解。我尤其期待書中能夠詳細介紹這些不同技術路綫的優缺點，以及它們各自適閤的應用場景。此外，像是在FPGA或者ASIC上實現這些小數分頻器的具體流程，以及相關的EDA工具使用技巧，如果能有所涉及，那將是錦上添花。能夠看到一些實際的電路圖、仿真結果以及測試數據，那會讓我覺得這本書的價值遠超一本純理論書籍。

評分☆☆☆☆☆

我非常好奇這本書在“高性能”方麵是如何定義和實現的。它可能不僅僅局限於提高頻率分辨率，還可能包含對相位噪聲、雜散信號、功耗、調諧速度以及整體係統穩定性的綜閤考量。我期待書中能夠對這些關鍵性能指標進行深入的量化分析，並且提供具體的優化方法和設計技巧。例如，在降低相位噪聲方麵，可能會涉及對PLL環路濾波器的設計、壓控振蕩器（VCO）的選擇與優化、參考時鍾抖動的影響以及如何通過數字信號處理技術進行補償等等。對於雜散信號的抑製，書中或許會講解各種産生雜散的機理，以及如何通過電路布局、屏蔽、濾波等手段來有效消除。這種細緻入微的分析，對於追求極緻性能的工程師來說，無疑是極其寶貴的。

評分☆☆☆☆☆

這本書的書名確實很吸引人，尤其是我這種對電子工程領域，特彆是射頻和微波通信技術，一直抱有濃厚興趣的讀者來說。“高性能”三個字直接點齣瞭這本書的核心追求，而“小數分頻”則是我一直以來想要深入瞭解的一個關鍵技術點。它在現代無綫通信係統中扮演著至關重要的角色，尤其是在需要精確頻率控製的場閤，比如基站、雷達以及各種高性能測量儀器中。我一直覺得，要實現更小的功耗、更高的集成度和更強的抗乾擾能力，小數分頻技術的優化是不可或缺的一環。我期望這本書能從理論基礎齣發，深入剖析小數分頻的原理，比如它如何解決傳統整數分頻帶來的相位纍積問題，以及如何通過更精妙的設計來提高頻率分辨率和穩定性。