高性能小数分频频率合成技术 pdf epub mobi txt 电子书 下载 2025

简体网页||繁体网页

☆☆☆☆☆

刘祖深 著

图书标签:

• 频率合成
• 小数分频
• PLL
• 射频电路
• 模拟电路
• 数字电路
• 通信系统
• 低功耗设计
• 高性能电路
• 集成电路设计

出版社： 西安电子科技大学出版社

ISBN：9787560644035

版次：1

商品编码：12121509

包装：平装

开本：16开

出版时间：2017-03-01

用纸：胶版纸

页数：340

字数：517000

正文语种：中文

内容简介

　　《高性能小数分频频率合成技术》主要介绍高性能小数分频频率合成技术的基本原理和实现方法，重点介绍了模拟相位内插（API）和∑－△调制小数分频等核心技术，以及具体实现方案；也对实现小数频率的各种模型设计、结构寄生与随机化模型设计、剩余量化噪声抑制和充电泵失配误差成型等关键技术进行了深入讨论。
　　《高性能小数分频频率合成技术》内容深入浅出，叙述通俗易懂，可为从事频率合成器技术研究与产品开发的工程技术人员、硕士和博士研究生提供参考。

作者简介

　　刘祖深，1961年11月出生，安徽蚌埠人，研究员级工程师。享受国务院政府特贴专家。现任中国电子科技集团公司首席专家、军委装备发展部军用测试仪器专家组成员、军用测试仪器标准化技术委员会委员、国家科技计划高新领域项目网评专家组成员、新一代移动通信测试验证国家工程实验室委员会委员、国防科技重点实验室学术委员会委员、安徽省重点实验室学术委员会副主任委员。1983年在南京大学获学士学位。2005年于空军工程大学获博士学位，中北大学特聘硕士研究生导师。从事微波频谱分析仪、噪声系数测试仪、射频捷变频信号发生器、通信综合测试仪、TD－SCDMA赠强技术终端综合测试仪、TD－LTE无线综合测试仪、TD－LTE空口监测仪、TD－LTE射频一致性测试系统等的研究与开发工作。曾获省部级科技进步一等奖3项、二等奖8项、三等奖3项。拥有6项国家发明专利。荣获载人航天工程信息产业部个人二等功、神州七号载人航天飞行任务中电集团先进个人荣誉。发表学术论文数十篇，出版合*专*《现代电子测试技术》、《现代通信测量仪器》和《数字通信测量仪器》等多部。

目录

第一章 锁相环与频率合成器技术基础
1．1 锁相环基本工作原理与线性相位模型
1．2 锁相环的基本性能
1．2．1 窄带滤波特性
1．2．2 环路的同步与捕获特性
1．2．3 环路的暂态响应特性
1．3 环路对各种噪声的线性过滤
1．4 CP-PLL的s域线性相位模型
1．5 电荷泵型锁相环的z域模型
1．6 振荡器相位噪声模型
1．6．1 噪声电压功率谱密度与相位噪声功率谱密度的关系
1．6．2 反馈型振荡器与相位噪声功率谱密度
1．6．3 负阻型振荡器与小信号非时变相位噪声模型
1．6．4 差分LC振荡器与大信号线性时变模型
1．7 相位噪声与时间抖动的转换关系
1．8 环路输出抖动的z域分析
1．8．1 VCO造成环路输出的抖动
1．8．2 输入白噪声造成环路输出的抖动
1．8．3 参考信号造成环路输出的抖动
1．9 频率合成技术基础
1．9．1 直接模拟频率合成技术
1．9．2 直接数字频率合成技术
1．9．3 锁相环间接频率合成技术
1．9．4 DDS+PLL混合频率合成技术
1．9．5 频率合成技术专利统计

第二章 模拟相位内插（API）小数分频技术
2．1 小数分频原理模型与尾数调制
2．2 几种通用DAC的基本结构与工作原理
2．2．1 电压定标型DAC
2．2．2 电荷定标型DAC
2．2．3 电流定标型DAC
2．2．4 ∑-△调制型DAC
2．3 基于API补偿的PFD与充电泵系统设计方案
2．4 基于脉宽调制的API补偿方案
2．5 小数分频的暂态干扰与固有非线性
2．5．1 实时补偿的暂态干扰
2．5．2 小数分频的固有非线性
2．6 基于采样-保持的时分API补偿设计方案
2．6．1 采样-保持单元与环路线性模型
2．6．2 时分API补偿模型设计
2．6．3 N计数器与定时触发电路原理
2．7 两点调制与数字化调频
2．7．1 基于相位调制器的两点调频
2．7．2 基于参考调制的两点调频
2．7．3 基于滤波器前后注入的两点调频
2．7．4 数字化调频

第三章 ∑-△调制小数N频率合成技术
3．1 ∑-△调制A／D变换器基本原理
3．2 ∑-△调制器MASH模型
3．3 小数分频∑-△调制模型与环路输出相位噪声
3．4 基于MASH模型的小数分频器结构设计与实现
3．4．1 3阶∑-△调制小数N分频器
3．4．2 ∑-△调制小数分频器的工作时钟考虑
3．4．3 ∑-△调制器与PFD干扰考虑及环路测试
3．5 前馈式单环∑-△调制器结构方案
3．5．1 具有前馈和反馈的过采样内插调制A／D变换器原理与结构
3．5．2 前馈式单环∑-△调制器
3．5．3 几种典型的前馈系数与传递函数
3．6 混合型和多环结构∑-△调制器
3．6．1 混合型结构∑-△调制器
3．6．2 多环结构∑-△调制器
3．6．3 切比雪夫型∑-△调制器
3．7 基于多种级联组合的高阶MASH模型
3．7．1 MASH 2-1型3阶∑-△调制结构模型
3．7．2 MASH 2-2型4阶∑-△调制结构模型
3．7．3 MASH 2-1-1型4阶∑-△调制结构模型
3．7．4 具有定标的MASH 2-1-1型4阶∑-△调制结构模型
3．8 几种∑-△调制器的噪声成型特性与结构寄生对比
3．9 基于HK-EFM与SP-EFM模型的高阶∑-△调制器
3．9．1 HK-EFM模型
3．9．2 HK-EFM-MASH模型与传递函数
3．9．3 HK-EFM-MASH的定标与修正
3．9．4 SP-EFM模型
3．9．5 SP-EFM-MASH模型与传递函数
3．1 0 半周期∑-△调制器结构方案

第四章 ∑-△调制器的结构寄生与随机模型
4．1 近代数学与数论基础
4．2 量化器结构寄生的数学描述
4．3 ∑-△调制器MASH模型序列长度分析
4．3．1 1阶EFM模型和输出序列长度分析
4．3．2 2阶MASH-1模型序列长度分析
4．3．3 3阶MASH-1-1模型序列长度分析
4．4 基于素数模量化器的HK-EFM-MASFI模型序列长度分析
4．4．1 单级HK-EFM的序列长度
4．4．2 2阶和高阶HK-EFM-MASH模型输出序列长度
4．5 基于量化输出参与运算的SP-EFM-MASH模型序列长度分析
4．5．1 高阶SP-EFM-MASH模型输出序列长度
4．5．2 基于位数扩展的SP-EFM-MASH模型输出序列长度
4．6 多电平量化器EFM模型与序列长度分析
4．6．1 1阶EFM模型输出序列长度．-
4．6．2 2阶EFM模型输出序列长度
4．6．3 3阶EFM模型输出序列长度
4．6．4 4阶EFM模型输出序列长度

第五章 基于抖动的SDM模型与输出序列长度
5．1 伪随机序列基础
5．1．1 基于LFSR的伪随机序列发生器
5．1．2 m序列的特性
5．2 抖动序列与多重求和的奇偶性
5．2．1 抖动序列K值的奇偶性
5．2．2 抖动序列K’值的奇偶性
5．3 基于抖动的MASt{模型序列周期分析
5．3．1 基于dm1[n]抖动的MASH 1-1-1模型序列周期分析
5．3．2 基于dm2[n]抖动的MASH 1-1-1模型序列周期分析
5．3．3 基于dm3[n]抖动的MASH 1-1-1模型序列周期分析
5．3．4 注入±1方波调制抖动的sDM模型与序列长度
5．3．5 伪随机抖动序列成型处理

第六章 剩余量化噪声抑制与cP泵失配误差成型技术
6．1 剩余量化噪声的获取和抑制技术
6．1．1 小数环中的剩余量化噪声
6．1．2 MASH结构中剩余量化噪声的获取与抵消方案
6．1．3 多环结构中剩余量化噪声的获取与抵消方案
6．2 动态单元匹配（DEM）技术
6．2．1 并行多比特DAC结构原理与失配误差
6．2．2 动态单元匹配原理与失配成型
6．3 分段失配成型技术
6．3．1 段失配及成型原理
6．3．2 1阶段失配噪声成型
6．3．3 2阶段失配噪声成型
6．3．4 3阶段失配噪声成型
6．4 剩余量化误差抵消通道的信号处理模型
6．4．1 抵消通道的增益失配
6．4．2 抵消DAC电流脉冲持续时间的误差
6．4．3 再量化和段失配噪声的影响
6．5 基于FIR滤波技术的剩余量化噪声抑制
6．5．1 基于FIR滤波器的剩余量化噪声抑制原理与框图
6．5．2 一种降低延时误差的改进型实现方案
6．6 小数N锁相环中充电泵的误差与非线性效应
6．6．1 充电泵的误差及来源
6．6．2 失配误差的非线性效应
6．7 充电泵线性化技术
6．7．1 Pedestal充电泵线性化技术
6．7．2 NMES失配误差成型技术
6．7．3 PMES失配误差成型技术

第七章 微波毫米波频率合成信号发生器技术方案
7．1 信号发生器的主要技术参数
7．1．1 频率特性
7．1．2 输出特性
7．1．3 调制特性
7．1．4 扫描特性
7．2 基于FLL+PLL的射频捷变频信号发生器
7．2．1 整机基本工作原理
7．2．2 延时鉴频器及传递函数
7．2．3 FLL+PLL方案设计及相位噪声传递函数
7．2．4 频率捷变特性
7．3 250 kHz～67 GHz微波毫米波频率合成信号发生器
7．3．1 整机基本工作原理
7．3．2 3～10 GHz波段频率合成器设计方案
7．3．3 低频段和微波毫米波频段的扩展
7．4 75～110 GHz／110～170 GHz BWO基波频率合成信号发生器
7．4．1 系列化BWO频率合成信号发生器整机方案
7．4．2 毫米波频率合成相位噪声传递模型
7．4．3 高分辨率毫米波频率合成信号发生器整机方案
参考文献

《数字信号处理中的现代时钟同步技术》 书籍简介 在当今瞬息万变的电子通信和数字处理领域，精准而稳定的时钟信号是所有系统正常运行的基石。从高速数据传输到复杂的信号处理，从蜂窝网络到航空航天设备，无不依赖于可靠的时钟同步。本书《数字信号处理中的现代时钟同步技术》深入探讨了实现这一关键目标的先进方法和前沿技术，旨在为读者构建一个全面而深入的理解框架，涵盖从基础理论到实际应用的全过程。 本书首先从数字信号处理（DSP）的核心概念入手，阐述了时钟信号在DSP系统中的 fundamental 作用，以及同步误差可能带来的灾难性后果。我们将详细解析时钟抖动（Jitter）、相位噪声（Phase Noise）等关键指标，并介绍它们对数字系统性能的影响，例如误码率（BER）的增加、信噪比（SNR）的下降、以及数据采样错误的发生。读者将了解到，即使是微小的时钟偏差，在高速系统中也可能导致信号完整性问题，从而影响整个系统的可靠性和稳定性。 接着，本书将系统地梳理和剖析现代时钟同步技术的发展脉络。我们将从经典的锁相环（PLL）和延迟锁相环（DLL）技术讲起，深入解析其工作原理、环路滤波器的设计、以及在不同应用场景下的优化策略。读者将学习到如何根据具体需求选择合适的PLL/DLL架构，如何进行关键参数的计算和仿真，以及如何处理诸如捕获范围（Lock Range）、跟踪范围（Tracking Range）和瞬态响应（Transient Response）等工程实践中的常见问题。 在PLL/DLL的基础上，本书将重点介绍近年来在高性能数字系统设计中扮演越来越重要角色的数字锁相环（DPLL）和混合信号锁相环（HPLL）技术。DPLL通过纯数字逻辑实现环路控制，具有高度的可编程性和集成性，能够适应复杂的动态环境。我们将详细介绍DPLL的几种主流实现方式，包括电荷泵型DPLL（CP-DPLL）、环形振荡器型DPLL（RO-DPLL）等，并讨论其在低功耗、高精度应用中的优势。HPLL则结合了模拟PLL的低噪声特性和数字PLL的灵活性，是实现极低相位噪声时钟的关键。本书将深入剖析HPLL的架构设计，包括电荷泵、压控振荡器（VCO）、环路滤波器以及数字控制器的协同工作，并探讨其在高性能通信系统中的应用。 此外，针对现代通信系统对时钟信号提出的更高要求，本书还将专门辟章节讨论过采样（Oversampling）、抽取（Decimation）和插值（Interpolation）等数字信号处理技术在时钟同步中的应用。通过过采样，我们可以提高信号的信噪比，从而为后续的精细化同步操作提供更好的基础。抽取和插值技术则在数据速率转换和信号重构中发挥着关键作用，它们与时钟同步机制紧密结合，共同保证了系统数据的正确性和连续性。 本书的另一个重要亮点是对各种非理想因素的处理和补偿。在实际的硬件系统中，噪声、温度变化、电源波动以及器件的老化都会对时钟信号的稳定性产生影响。本书将详细介绍如何通过数字信号处理算法来识别和补偿这些影响，例如使用自适应滤波器来抑制噪声，以及利用校准算法来消除器件的工艺和温度偏差。读者将了解到如何设计鲁棒的同步系统，使其能够在恶劣的工作环境下依然保持高性能。 在实际应用方面，本书将汇集多个典型场景，展示现代时钟同步技术的具体应用。我们将深入分析在高速串行通信接口（如PCIe、USB、SerDes）中，如何利用先进的同步技术实现可靠的数据传输；在软件定义无线电（SDR）和数字调制解调器（Modem）的设计中，如何精确控制采样时钟和载波频率；在高性能数据采集和仪器仪表领域，如何保证测量结果的准确性和重复性；以及在嵌入选址系统（Embedded Systems）中，如何实现低功耗、高精度的时钟管理。 为了帮助读者更好地理解和掌握相关技术，本书在每个章节都配备了丰富的理论推导、清晰的框图、以及具有代表性的仿真实例。我们鼓励读者动手实践，通过搭建仿真平台或实际硬件验证所学知识。本书的附录部分还将提供一些常用的EDA工具的使用技巧，以及相关的标准化文档的导读，为读者提供进一步的学习资源。 《数字信号处理中的现代时钟同步技术》适合于通信工程、电子工程、计算机工程等专业的本科生、研究生，以及从事相关领域研发工作的工程师和技术人员。本书的目标是帮助读者建立起对时钟同步技术的深刻认知，掌握设计和实现高性能时钟同步系统的关键技能，从而在快速发展的数字电子领域取得更大的成就。本书所包含的内容，均是基于严谨的科学理论和大量的工程实践经验，旨在为读者提供一份权威、实用、前沿的技术指南。

评分☆☆☆☆☆

我非常好奇这本书在“高性能”方面是如何定义和实现的。它可能不仅仅局限于提高频率分辨率，还可能包含对相位噪声、杂散信号、功耗、调谐速度以及整体系统稳定性的综合考量。我期待书中能够对这些关键性能指标进行深入的量化分析，并且提供具体的优化方法和设计技巧。例如，在降低相位噪声方面，可能会涉及对PLL环路滤波器的设计、压控振荡器（VCO）的选择与优化、参考时钟抖动的影响以及如何通过数字信号处理技术进行补偿等等。对于杂散信号的抑制，书中或许会讲解各种产生杂散的机理，以及如何通过电路布局、屏蔽、滤波等手段来有效消除。这种细致入微的分析，对于追求极致性能的工程师来说，无疑是极其宝贵的。

评分☆☆☆☆☆

这本书的书名确实很吸引人，尤其是我这种对电子工程领域，特别是射频和微波通信技术，一直抱有浓厚兴趣的读者来说。“高性能”三个字直接点出了这本书的核心追求，而“小数分频”则是我一直以来想要深入了解的一个关键技术点。它在现代无线通信系统中扮演着至关重要的角色，尤其是在需要精确频率控制的场合，比如基站、雷达以及各种高性能测量仪器中。我一直觉得，要实现更小的功耗、更高的集成度和更强的抗干扰能力，小数分频技术的优化是不可或缺的一环。我期望这本书能从理论基础出发，深入剖析小数分频的原理，比如它如何解决传统整数分频带来的相位累积问题，以及如何通过更精妙的设计来提高频率分辨率和稳定性。

评分☆☆☆☆☆

从书名来看，这本书应该会非常注重逻辑性和系统性。首先，它可能会从小数分频的基本概念和历史发展讲起，然后逐步深入到各种具体的技术实现方案。我期待它能够清晰地阐述整数分频和各种小数分频方法的区别和联系，比如电荷泵小数分频、Sigma-Delta小数分频等。然后，对于每一种技术，书中可能会详细介绍其工作原理、电路结构、设计流程以及关键的性能参数。我尤其关注书中是否会提供一些数学模型来描述和分析小数分频器的性能，比如频率分辨率、相位累积误差、抖动和相位噪声等。如果还能结合一些实际的仿真软件，比如Cadence、ADS等，来展示设计过程中的一些关键步骤，那这本书的实用价值将大大提升。

评分☆☆☆☆☆

关于这本书的评价，我脑海中浮现的是它可能在实际应用层面给出详尽的指导。毕竟，理论再好，也需要落地的解决方案。我猜测这本书很可能包含了不同类型的小数分频器设计实例，从早期的基于电荷泵的设计，到后来的DDS（直接数字频率合成）与PLL（锁相环）的结合，甚至是更前沿的Sigma-Delta调制器应用，都有可能在书中进行深入的讲解。我尤其期待书中能够详细介绍这些不同技术路线的优缺点，以及它们各自适合的应用场景。此外，像是在FPGA或者ASIC上实现这些小数分频器的具体流程，以及相关的EDA工具使用技巧，如果能有所涉及，那将是锦上添花。能够看到一些实际的电路图、仿真结果以及测试数据，那会让我觉得这本书的价值远超一本纯理论书籍。

评分☆☆☆☆☆

我猜想，这本书的读者群体应该是比较广泛的，既包括在校的电子工程专业学生，也包括已经工作多年的射频工程师。对于学生而言，这本书提供了一个深入学习小数分频技术的绝佳机会，能够帮助他们构建扎实的理论基础，为将来的科研或工程实践打下坚实基础。而对于经验丰富的工程师来说，这本书可能是一个查漏补缺、了解最新技术动态的宝贵资源。我特别希望能看到书中能够讨论一些在实际设计中遇到的棘手问题，比如杂散信号的抑制、相位噪声的分析与降低、功耗的优化策略，以及如何应对不同工艺下的器件差异等。这类贴近实际工程经验的内容，往往比单纯的理论公式更有价值，更能帮助工程师解决实际生产中的难题。