书名:CMOS数字集成电路设计
定价:69.00元
售价:46.9元,便宜22.1元,折扣67
作者:(美)查尔斯.霍金斯(Charles Hawkins)等
出版社:机械工业出版社
出版日期:2016-04-01
ISBN:9787111529330
字数:
页码:
版次:1
装帧:平装
开本:16开
商品重量:0.4kg
本书中文简体字版由IET授权机械工业出版社出版。未经出版者书面许可,不得以任何方式复制或抄袭本书内容。
本书涵盖了CMOS数字集成电路的设计技术,教材的编写采用新颖的讲述方法,并不要求学生已经学习过模拟电子学的知识,有利于教师灵活地安排教学计划。本书完全放弃了涉及双极型器件的内容,只关注数字集成电路的主流工艺——CMOS数字电路设计。书中引入大量的实例,每章后也给出了丰富的习题,使得学生能够将学到的知识与实际结合。本书可作为CMOS数字集成电路的本科教材。
目 录
出版者的话
译者序
序
前言
章 基本逻辑门和电路原理1
1.1 逻辑门和布尔代数1
1.2 布尔和逻辑门化简3
1.3 时序电路4
1.4 电压和电流定律6
1.4.1 端口电阻的观察法分析6
1.4.2 基尔霍夫电压定律与观察法分析7
1.4.3 基尔霍夫电流定律与观察法分析9
1.4.4 基于观察法的分压器和分流器混合分析10
1.5 电阻的功率消耗11
1.6 电容13
1.6.1 电容器能量与功率14
1.6.2 电容分压器15
1.7 电感16
1.8 二极管非线性电路分析16
1.9 关于功率19
1.10 小结20
习题20
第2章 半导体物理24
2.1 材料基础24
2.1.1 金属、绝缘体和半导体24
2.1.2 半导体中的载流子:电子与空穴25
2.1.3 确定载流子浓度26
2.2 本征半导体和非本征半导体27
2.2.1 n型半导体28
2.2.2 p型半导体29
2.2.3 n型与p型掺杂半导体中的载流子浓度30
2.3 半导体中的载流子输运30
2.3.1 漂移电流31
2.3.2 扩散电流32
2.4 pn结34
2.5 pn结的偏置35
2.5.1 pn结正偏压36
2.5.2 pn结反偏压36
2.6 二极管结电容37
2.7 小结38
参考文献38
习题38
第3章 MOSFET40
3.1 工作原理40
3.1.1 作为数字开关的MOSFET40
3.1.2 MOSFET的物理结构41
3.1.3 MOS晶体管工作原理:一种描述性方法42
3.2 MOSFET输入特性44
3.3 nMOS晶体管的输出特性与电路分析44
3.4 pMOS晶体管的输出特性与电路分析49
3.5 含有源极和漏极电阻的MOSFET53
3.6 MOS晶体管的阈值电压54
3.7 小结55
参考文献56
习题56
第4章 金属互连线性质60
4.1 金属互连线电阻60
4.1.1 电阻和热效应62
4.1.2 薄膜电阻63
4.1.3 通孔电阻64
4.2 电容67
4.2.1 平行板模型67
4.2.2 电容功率68
4.3 电感69
4.3.1 电感电压69
4.3.2 导线电感70
4.3.3 电感功率70
4.4 互连线RC模型71
4.4.1 短线的电容模型71
4.4.2 长线的电阻电容模型72
4.5 小结74
参考文献74
习题74
第5章 CMOS反相器77
5.1 CMOS反相器概述77
5.2 电压转移曲线78
5.3 噪声容限79
5.4 对称电压转移曲线81
5.5 电流转移曲线82
5.6 VTC图形分析83
5.6.1 静态电压转移曲线83
5.6.2 动态电压转移曲线85
5.7 反相器翻转速度模型86
5.8 CMOS反相器功耗88
5.8.1 瞬态功耗88
5.8.2 短路功耗89
5.8.3 静态泄漏功耗91
5.9 功耗与电源电压调整91
5.10 调整反相器缓冲器尺寸以驱动大负载92
5.11 小结94
参考文献94
习题94
第6章 CMOS“与非”门、“或非”门和传输门97
6.1 “与非”门97
6.1.1 电路行为98
6.1.2 “与非”门的非控制逻辑状态98
6.2 “与非”门晶体管尺寸调整100
6.3 “或非”门102
6.3.1 电路行为102
6.3.2 “或非”门的非控制逻辑状态102
6.4 “或非”门晶体管尺寸调整105
6.5 通过门与CMOS传输门108
6.5.1 通过门108
6.5.2 CMOS传输门109
6.5.3 三态逻辑门110
6.6 小结110
习题111
第7章 CMOS电路设计风格115
7.1 布尔代数到晶体管电路图的转换115
7.2 德摩根电路的综合118
7.3 动态CMOS逻辑门120
7.3.1 动态CMOS逻辑门的特性120
7.3.2 动态电路中的电荷共享121
7.4 多米诺CMOS逻辑门123
7.5 NORA CMOS逻辑门125
7.6 通过晶体管逻辑门125
7.7 CMOS传输门逻辑设计127
7.8 功耗及活跃系数128
7.9 小结132
参考文献132
习题132
第8章 时序逻辑门设计与时序137
8.1 CMOS锁存器138
8.1.1 时钟控制的锁存器138
8.1.2 门控锁存器139
8.2 边沿触发的存储元件140
8.2.1 D触发器140
8.2.2 时钟的逻辑状态141
8.2.3 一种三态D触发器设计141
8.3 边沿触发器的时序规则142
8.3.1 时序测量143
8.3.2 违反时序规则的影响144
8.4 D触发器在集成电路中的应用145
8.5 带延时元件的tsu和thold145
8.6 包含置位和复位的边沿触发器147
8.7 时钟生成电路148
8.8 金属互连线寄生效应151
8.9 时钟漂移和抖动151
8.10 芯片设计中的整体系统时序152
8.10.1 时钟周期约束152
8.10.2 时钟周期约束与漂移153
8.10.3 保持时间约束153
8.10.4 考虑漂移和抖动的时钟周期约束154
8.11 时序与环境噪声156
8.12 小结157
参考文献157
习题158
第9章 IC存储器电路163
9.1 存储器电路结构164
9.2 存储器单元165
9.3 存储器译码器166
9.3.1 行译码器166
9.3.2 列译码器167
9.4 读操作168
9.5 读操作的晶体管宽长比调整169
9.6 存储器写操作170
9.6.1 单元写操作170
9.6.2 锁存器转移曲线170
9.7 写操作的晶体管宽长比调整171
9.8 列写电路173
9.9 读操作与灵敏放大器174
9.10 动态存储器177
9.10.1 3晶体管DRAM单元177
9.10.2 1晶体管DRAM单元178
9.11 小结179
参考文献179
习题179
0章 PLA、CPLD与FPGA181
10.1 一种简单的可编程电路——PLA181
10.1.1 可编程逻辑门182
10.1.2 “与”/“或”门阵列183
10.2 下一步:实现时序电路——CPLD184
10.2.1 引入时序模块——CPLD184
10.2.2 更先进的CPLD186
10.3 先进的可编程逻辑电路——FPGA190
10.3.1 Actel ACT FPGA191
10.3.2 Xilinx Spartan FPGA192
10.3.3 Altera Cyclone Ⅲ FPGA194
10.3.4 如今的FPGA196
10.3.5 利用FPGA工作——设计工具196
10.4 理解编程写入技术196
10.4.1 反熔丝技术196
10.4.2 EEPROM技术198
10.4.3 静态RAM开关技术199
参考文献199
1章 CMOS电路版图200
11.1 版图和设计规则200
11.2 版图设计方法:布尔方程、晶体管原理图和棒图201
11.3 利用PowerPoint进行电路版图布局202
11.4 设计规则和小间距203
11.5 CMOS反相器的版图布局204
11.5.1 pMOS晶体管的版图204
11.5.2 重温pMOS晶体管版图的设计规则205
11.5.3 nMOS晶体管版图205
11.5.4 将晶体管合并到共同的多晶硅栅下206
11.6 根据设计规则小间距绘制完整的CMOS反相器207
11.7 多输入逻辑门的版图207
11.8 合并逻辑门标准单元版图209
11.9 更多关于版图的内容210
11.10 版图CAD工具211
11.11 小结211
2章 芯片是如何制作的212
12.1 集成电路制造概览212
12.2 硅晶圆片的制备213
12.3 生产线的前端和后端213
12.4 生产线前端工艺技术214
12.4.1 硅的氧化214
12.4.2 光刻214
12.4.3 蚀刻216
12.4.4 沉积和离子注入216
12.5 清洁和安全性操作217
12.6 晶体管的制造218
12.7 生产线后端工艺技术218
12.7.1 溅射工艺219
12.7.2 双金属镶嵌法(大马士革工艺)219
12.7.3 层间电介质及终钝化220
12.8 CMOS反相器的制造220
12.8.1 前端工艺操作220
12.8.2 后端工艺操作221
12.9 芯片封装221
12.10 集成电路测试222
12.11 小结222
参考文献222
章末偶数编号习题参考答案223
索引228
我必须承认,初次接触这本书时,对其广博的知识面感到有些敬畏。它不仅仅覆盖了数字电路设计的核心,更巧妙地将版图设计、可靠性工程等周边关键领域也纳入了体系。这种跨学科的整合,恰恰是当前行业对复合型人才的迫切需求所在。书中关于版图对寄生参数影响的论述,让我深刻认识到软件仿真与实际流片之间存在的巨大鸿沟,以及如何通过优化的版图布局来弥补这一差距。例如,对ESD保护电路的介绍,详略得当,既讲解了原理,也给出了业界常用的设计规则。这本书的阅读过程,更像是一次系统的、由浅入深的专业技能重塑。它不仅仅是提供了一套工具箱,更重要的是,它塑造了一种严谨的、基于物理规律的工程思维模式,这种思维模式是任何自动化工具都无法替代的宝贵财富。
评分这本书的封面设计着实让人眼前一亮,那种深邃的蓝色调,配上简约的几何图形,立刻就给人一种专业且严谨的感觉。拿到书时,沉甸甸的分量也让人对手头的知识储备充满了期待。我本来就对模拟电路设计有着浓厚的兴趣,尤其是那些将理论与实践完美结合的案例分析,总能让我茅塞顿开。这本书的排版非常清晰,图文并茂的讲解方式,让复杂的概念变得触手可及。特别是书中对那些经典电路拓扑的剖析,深度和广度都拿捏得恰到好处,完全不是那种浅尝辄止的入门读物。比如,它对跨导放大器设计中非线性失真的处理,不仅仅是给出了公式,更是结合实际工艺参数,一步步推导出了优化方案,这种实战导向的叙述风格,极大地提高了我的学习效率。光是研究其中关于低噪声放大器设计的那几章,我就感觉自己的设计思维被提升到了一个新的高度。我尤其欣赏作者在介绍最新技术趋势时所展现出的洞察力,比如对新兴的低功耗设计技术如何应对当前物联网应用需求的独到见解,这让我看到了未来几年行业发展的风向标。
评分这本书的文字风格非常“硬核”,毫不拖泥带水,直击要害。阅读过程中,我常常需要放慢速度,反复咀嚼那些技术细节。与其他同类书籍相比,它最大的优势在于对底层物理原理的深入挖掘。它没有满足于停留在“怎么做”的层面,而是深入探讨了“为什么会这样”的根本原因。例如,在讲解晶体管噪声模型时,作者没有回避那些看似晦涩的数学推导,反而将其作为理解噪声源和优化设计目标的关键路径。这种对基础扎实的态度,对于想成为资深工程师的人来说,是无可替代的财富。我曾遇到一个棘手的电源完整性问题,翻阅此书后,书中关于片上电感的寄生效应分析,为我指明了方向,让我最终找到了系统级问题的根源。书中的习题设计也极具挑战性,它们往往不是简单的数值计算,而是要求读者综合运用多个章节的知识来解决一个小型设计任务,极大地锻炼了独立解决复杂工程问题的能力。
评分对于一个习惯于依赖网络资源学习的工程师来说,能沉下心来啃完这样一本大部头,实属不易。这本书的价值在于它的“完备性”和“一致性”。网络上的零散资料往往存在相互矛盾或版本更新滞后的问题,而这本书提供了一个统一的、经过时间检验的理论框架。我特别喜欢它在讨论静态和动态特性时所采用的统一建模方法,这使得不同电路模块之间的参数转换和性能评估变得更加顺畅。比如,当我在评估一个高速缓冲器设计时,书中关于互连线延迟和串扰分析的部分,提供了非常量化的评估标准,这比那些仅凭经验判断的方法要可靠得多。这本书的内容深度,使得即便是已经工作多年的资深工程师,也能从中找到新的启发点,尤其是在系统集成和接口设计方面,它提供的宏观视角,有助于我们跳出具体电路的细节,从整个SoC的层面去优化设计。
评分我是在一个非常紧迫的项目周期内接触到这本书的,当时需要快速理解并实现一套高性能的ADC接口电路。说实话,我当时的状态是既焦虑又迷茫,直到我翻开了这本书的ADC章节。作者对流水线型ADC误差校正机制的讲解,简直是教科书级别的清晰!他不仅详尽描述了各个级之间的匹配误差如何累积,还提供了多种补偿算法的性能对比和适用场景分析。这种结构化的知识呈现方式,极大地减轻了我的认知负担。阅读体验上,虽然技术内容密集,但作者通过巧妙地使用图表和流程图,将复杂的系统分解成了易于理解的模块。这就像拿到了一份精密的蓝图,让你能清晰地看到每一个部分是如何协同工作的。这本书的实用价值在于,它不仅仅是知识的堆砌,更是经验的沉淀,让你在面对实际电路验证时,能预判到潜在的陷阱,从而少走很多弯路。
本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度,google,bing,sogou 等
© 2025 book.idnshop.cc All Rights Reserved. 静思书屋 版权所有